Запоминающее устройство

Союз СоветсиинСоциалистичесиикРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 911623(51)М. Кл. с присоединением заявки6 11 С 19/00 1 Ъеударртеаннье камнтет СССР до делам нзабретений н открытнй(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычисли- ф, тельной технике и может быть использовано в полупостоянных запоминающих устройствах специализированных процессоров и вычислительных систем, а также для хранения знаков цифровой индикации, защиты, шифрования и передачи дискретной информации.Известно запоминающее устройство, содержащее регистры сдвига; состоящие из последовательно соединенных элементов памяти 13Недостатком известного устройства является наличие в нем большого количества элементов памяти, что усложняет устройство и приводит к снижению его информационной емкости и надежности его работы.Известно также запоминающее устройство, содержащее шины тактовых импульсов, регистр сдвига, группы элементов И по 1 штук в каждой группе, где 1 - разрядность отрезков слов, образующих считанное слово 21. 2Недостатком известного устройства является его малая информационная емкость, вызванная наличием внем большого количества элементов памяти. Это приводит также к снижениюнадежности его работы,Наиболее близким по технической/сущности к изобретению является запоминающее устройство, содержащеерегистры сдвига, схему совпадения,дополнительный регистр, группы элементов И, другую группу элементов И,выходами соединенных со входами элемента ИЛИ, РБ-триггер, шину тактовыхимпульсов и шину записи 31,15 Недостатком известного устройства является наличие в его регистрах сдвига большого количества элементов памяти, Это приводит к тому, что для его реализации требуются большие аппаратурные затраты, усложняющие устройство и приводящие к снижению надежности работы устройства.3 4элементов И третьей группы, формирователи сигнала переполнения, входкаждого из которых подключен к выходу соответствующего адресного счетчика и к второму входу соответствующего элемента И второй группы, управляющий регистр входы которого подключены к выходамформирователя сигналов переполнения, к входам второгоэлемента ИЛИ и к вторым входам соответствующих элементов И второй группы,выходы первой группы управляющего регистра подключены к вторым входамсоответствующих элементов И третьейгруппы, выходы второй группы управляющего регистра подключены к третьимвходам соответствующих элементов Итретьей группы.На чертеже представлена Функциональная схема предлагаемого устройства,Устройство содержит сдвиговый регистр 1, схему 2 сравнения, управляющий регистр 3 с триггерами 1,первую группу элементов И 5, вторуюгруппу элементов И 6, первый элемент ИЛИ , триггер 8, тактовый вход9, информационный вход 10, вход 11начальной установки, вход 12 управления реверсом регистра сдвига, элементы ИЛИ 13 и 14, элемент 15 задержки, элементы И 16- 19, третью группуэлементов И 20 по числу выбираемыхотрезков слов, образующих одно слово, адресные счетчики 21, информационные входы которых подключены ксоответствующим адресным входам 22,информационные формирователи 23 сигналов переполнения, входной регистр24, входной информационный. регистр258. сдвиговом регистре 1 хранятся.отрезки слов информации (малоразрядные слова), из которых при считывании образуются полноразрядные словаинформации, Отрезки слов информациив регистре сдвига представлены в виде определенной последовательностии хранятся в сжатой форме так, чтокаждый очередной сжатый 1-я отрезокслова отличается от 1-1-го отрезказначением одного разряда.Так, например, в последовательности 00001100101.11101 при объединении в ней по четыре разряда со сдвигом вправо на один разряд с охватомв общее кольцо будут расположены чиспа 0,1,3,6,12,9,2,5,11,7,15,1 ч,13,108,3 91162Цель изобретения - упрощение уст" ройства.Поставленная цель достигается тем, что в запоминающее устройство, содержащее сдвиговый регистр, выходы которого подключены к первым входам со". ответствующих элементов И первой группы, а первый вход - к выходу схемы сравнения, первый элемент ИЛИ, входы которого подключены к выходам элементов И второй группы, а выходы - к первому входу триггера, дополнительно введены элемент задержки, выход которого подключен к первому входу схемь 1 сравнения и к второму входу триггера, второй элемент ИЛИ, 1 выход которого подключен к входу элемента задержки, третий элемент ИЛИ, выход которого подключен к второму входу сдвигового регистра, элементы И, выход первого из которых подключен к третьему входу сдвигового регистра, выход второго элемента И ,подключен к первому входу третьего элемента ИЛИ, первый вход первого д элемента И подключен к выходу третьего элемента И, первый вход которого подключен к первому выходу триггера, первый вход второго элемента И подключен к выходу четвертого элемента И, первый вход которого подключен к второму выходу триггера, второй вход первого элемента И подключен к второ. му входу второго элемента И и является тактовым входом устройства,второй вход третьего элемента И подключен к второму входу четвертого элемента И и является управляющим вхо" дом устройства, входной информационный регистр, выход которого подключен к второму входу схемы сравнения, а вход подключен к второму входу третьего элемента ИЛИ и является информационным входом устройства, выходной информационный регистр, входы которого подключены к выходам элементов И первой группы, а выходы выход" ного информационного регистра являются информационными выходами устройства, элементы И третьей группы, первые входы которых подключены к второму входу первого элемента И, выходы ,элементов И третьей группы подключены к первым входам соответствующих элементов И второй группы, адресные55 счетчики, первые входы которь 1 х являются адресными входами устройства, вторые входы адресных счетчиков подключены к выходам соответствующих эле55 5 9116формирование уплотненной последовательности производится с помощьювычислительной машины по специальнойпрограмме,Адресом отрезка слова являетсяего номер в записи последовательности. Двоичные счетчики 21 адреса выполнены с числом разрядов, равнымг = 3 о 9 МЕ , где М - количество8-разрядных отрезков слов, хранящихся в регистре сдвига.Количество адресных счетчиков 21,элементов И 20 третьей группы, триггеров ч дополнительного регистра 3,элементов И 5 первой группЫ и элементов И 6 второй группы в устройстве определяется числом выбираемых(-разрядных отрезков слов с 1, образующих и-разрядное слово при считывании.и 20ЦРациональное число счетчиков вустройстве с указанными элементамиих обслуживания определяется конкретным вариантом использования запоминающего устройства.Каждому полноразрядному слову ин.формации по и разрядов в каждом слове соответствует определенный адрес,состоящий из г-разрядных групп по З 0числу выбираемых отрезков слов, обра.зующих одно слово,Формирователи сигналов переполнения счетчика адреса в простейшем случае представляют собой дифференцирую- З 5щие цепочки с.усилителями сигналов,формирующими импульсные сигналы вмомент перехода триггеров старших разрядов счетчиков адресов из состояния"1" в "0";40Входной информационный регистр 211позволяет уменьшить период обращения к памятир так как после выборкиотрезка слова по заданному г-разрядному адресу возможно считывание 45очередного отрезка слова, не ожидаявосстановления исходного сбстояниясодержимого сдвигового регистра 1,Дальнейшее сокращение периода обращения к памяти достигается за счетреверсивного изменения направленияперемещения информации в регистре..сдвига. Для этого производится анализ старшего разряда адреса в каждомсчетчике 21.Единичному состоянию триггерастаршего разряда счетчика адреса соответствуют старшие адреса в половине, хранящейся в сдвиговом регистре 23 б1 последовательности, а нулевомусостоянию триггера старшего разрядасчетчика адреса соответствуют младшие адреса в половине последовательности. В первом случае целесообразно направление перемещения содержимого регистра 1 сдвига слева направо;а во втором случае - в противополож 1ном направлении,Анализ содержимого триггеров старших разрядов счетчиков 21 адресов иреверсивное переключение перемещениясодержимого регистра 1 сдвига обеспе.цивается с помощью .группы элементовИ 6, первого элемента ИЛИ 7, третьего элемента ИЛИ 111, триггера 8, элементов И 16-19,Устройство работает следующим образом.Перед обращением к запоминающемуустройству сигналом по данным навход 11 начальной установки устанавливаются в исходное (нулевое) состояФние адресные счетчики 21, триггеры 11управляющего регистра 3, сдвиговыйрегистр 1, выходной информационныйрегистр 25 и триггер 8.При записи информации в устройство по информационному входу 10 уплот.ненная последовательность последова"тельным кодом заносится во входнойинформационный регистр 211, а черезэлемент ИЛИ 111 в сдвиговый регистр 1,Считывание подноразрядного словаинформации производится по заданному полноразрядному адресу, состоящему из г-разрядных групп, которыепоступают по адресным шинам 22 ираспределяются по соответствующимсчетчикам 21 адресов (синхронизациямомента занесения адреса в счетчикиадреса на чертеже не показана),После поступления в устройствополноразрядного адреса считываемогослова в шину 12 управления реверсомрегистра сдвига подается сигнал обращения к памяти, которым открываются по управляющему входу элементыИ 18 и 19При исходном состоянии триггеровч управляющего регистра 3 и триггера 8 удерживается в открытом состоянии первый элемент И 20 третьей группы элементов, четвертый элемент И 19и второй элемент И 1, при этом задается перемещение информации в сдвиговом регистре 1 в направлении справа налево и разрешается поступлениетактовых импульсов на его второй20 7 91162вход и на счетный вход первого адресного счетчика 21,При нулевом состоянии триггерастаршего разряда первого адресногосчетчика 21 первый элемент И 6 второй группы будет закрыт, тогда триггер 8 останется в исходном состоянии,при этом сохраняется ранее установленное направление перемещения содержимого сдвигового регистра 1. 1 ОПри единичном состоянии триггера.старшего разряда первого адресногосчетчика 2 1 первый элемент И 6 второй группы будет открыт, тогда первым тактовым импульсом, поступающимна сМетный вход первого адресногосчетчика 21 через открытый первыйэлемент И 20 третьей группы, первыйэлемент И 6 второй группы и первыйэлемент ИЛИ 7, устанавливается вединичное состояние триггер 8, приэтом закрываются элементы И 19 и 17и открываются элементы И 18 и 16 иустанавливается перемещение информации в сдвиговом регистре 1 в направлении слева направО и разрешаетсяпоступление тактовых импульсов натретий вход сдвигового регистра 1.Покаждому тактовому импульсу, поступаю-щеиу на тактовый вход 9, на счетныйвход первого адресного счетчика ведется счет тактовых импульсов, Одновременно по каждому тактовому импуль.су производится сдвиг хранящейся всдвиговом регистре 1 последовательности на один разряд вправо или влево в зависимости от состояния триггера 8, В момент времени, когдакод 1-разрядного считываемого отрез;ка слова содержимого сдвигового регистра 1 находится в разрядах регистра, имеющих выходы в соответствии сзаданным адресом отрезка слова, происходит обнуление первого адресногосчетчика 21, при этом его формирователь 23 формирует сигнал переполнения счетчика адреса, который устанавливает в единичное состояниепервый триггер 4 управляющего регистра 3. Одновременно этот сигнал поступает на управляющий вход первой группы элементов И 5 и обеспечивает выборку 1-разрядного отрезка слова изрегистра 1 сдвига и занесение егона первыеразрядов выходного инфор"55мационного регистра 25. Сигналом логической "1" с прямого выхода первого триггера 4 управляющего регистра3 открывается второй элемент И дополнительной группы элементов И 20, а сигналом переполнения счетчика через элемент ИЛИ 13, элемент 15 задержки и схему 2 сравнения производится перезапись информации из входного информационного регистра 24 в сдвиговый регистр 1 и установка в исходное состояние (сброс) триггера 8. Сигналом логического "0" синверсного выхода первого триггера 4 управляющего регистра 3 закрывается первый элемент И 20 третьей группы. Далее производится обработка второго г-разрядного адреса аналогичным образом, при этом в отличие от указанного в работе задействованы второй адресный счетчик 21, второй элемент И 20 третьей группы, второй элемент И 6 второй группы, Формирователь 23 сигнала переполнения второго адресного счетчика, второй триггер 4 дополнительного управляющего регистра 3. В результате тактовые импульсы подаются на второй адресный счетчик 21. Сформированный Формирователем 23 второго адресного счетчика 21 сигнал переполнения счетчика устанавливает в единичное состояние второй триггер 4 управляющего регистра 3, поступает на управляющий вход соответствуюцих элементов И 5 первой группы и обеспечивает выборку второгоразрядного отрезка слова по заданному адресу из сдвигового регистра 1 и занесение его на вторые 1 разрядов входного информационного регистра 25, после чего этим же сигналом через элемент ИЛИ 13 и элемент 15 задержки устанавливается в исходное состояние триггера 8, а через схему 2 сравнения виовь производится перезапись информации из входного информационного регистра 24 в сдвиговый регистр 1, Сигналом логической "1" с прямого выхода второ" го триггера 4 управляющего регистра 3 открывается очередной (третий) элемент И 20 третьей группы, а сигна. лом логического "0" с инверсного выхода этого же триггера закрывается второй элемент И 20 третьей группы, тем самым запрещается подача тактовых импульсов в предыдущие адресные счетчики 21, по адресам которых была произведена выборка отрезка слова по заданному очередному адресу отрезка слова последующего счетчика 21 адреса.После завершения выборки последнего ь-разрядного отрезка слова в911623 10 ментов И третьей группы, выходы второй группы управляющего регистра подключены к третьим входам соответствующих элементов И третьей группы.50 55 выходном информационном регистре 25 будет сформировано считанное из устройства и-разрядное слово, которое к моменту очередного обращения к памяти из выходного регистра передается потребителю,Таким образом, предлагаемое устройство позволяет производить счи. тывание слов информации с числом разрядов и, кратным 1-разрядным отрезком словТак, например, при выборке четырехразрядных отрезков слов можно формировать при считывании восьми- разрядные, двенадцатиразрядные или шестнадцатиразрядные слова информации.Кроме того, устройство обеспечивает выборку слов переменного формата, в данном случае отдельные счетчики адресов из группы счетчиков и элементы, связанные с ними, в работе не задействуются, при этом разрядность считанных слов уменьшается дискретами по 1, разрядов.Технический эффект от использования предлагаемого устройства в отличие от известного заключается в упрощении устройства за счет уменьшения числа элементов памяти при хранении в нем одного и того же объема информации. Формула изобретенияЗапоминающее устройство, содержащее сдвиговый регистр, выходы которого подключены к первым входам соответствующих элементов И первой группы, а первый вход - к выходу схемы сравнения, первый элемент ИЛИ, входы которого подключены к выходам элементов И второй группы, а выходы к первому входу триггера,о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит элемент задержки, выход которого подключен к первому входу схемы сравнения и к второму входу триггера, второй элемент ИЛИ, выход которого подключен к входу элемента задержки, третий элемент ИЛИ, выход которого подключен к второму входу сдвигового регистра, элементы И, выход первого из которых подключен к третьему входу сдвигового регистра, выход второго элемента И подключен к первому входу третьего элемента ИЛИ, первый вход первого элемента И подключен к выходу третьего элемента И, первый вход которого подключен к пер. 5 1 О 15 20 25 ЗО 35 40 45 вому выходу триггера, первый входвторого элемента И подключен к выходу четвертого элемента И, первыйвход которого подключен к второмувыходу триггера, второй вход первого элемента И подключен к второмувходу второго элемента И и являетсятактовым входом устройства, второйвход третьего элемента И подключенк второму входу четвертого элементаИ и является управляющим входом уст.ройства, входной информационный регистр, выход которого подключен квторому входу схемы сравнения, авход подключен к второму входутретьего элемента .ИЛИ и является инФормационным входом устройства, выходной информационный регистр, входыкоторого подключены к выходам элементов И первой группы, а выходывыходного информационного регистраявляются информационными выходамиустройства, элементы И третьей группы, первые входы которых подключенык второму входу первого элемента И,выходы элементов И третьей группыподключены к первым входам соответствующих элементов И второй группы,адресные счетчики, первые входы которых являются адресными входаМи устройства, вторые входы подключены квыходам соответствующих элементов Итретьей группы, формирователи сигналов переполнения, вход каждого из которых подключен к выходу соответствующего адресного счетчика и к второму входу соответствующего элемента Ивторой группы, управляющий регистр,входы которого подключены к выходамФормирователя сигналов переполнения,к входам второго элемента ИЛИ и к вторым входам соответствующих элементовИ второй группы, выходы первой группы управляющего регистра подключенык вторым входам соответствующих элеИстоцники информации, принятые во внимание при экспертизе1. Патент Великобритании У 1471071кл, 6 11 С 19/00, 19772,"Вопросы радиоэлектроники",серия ВТ, 1975, вып. 1, с. 45.3, Авторское свидетельство СССР И 428454, кл. С 11 С 19/00, 1974 (прототип)./Корректор Г,Ога а писное Филиал ППП "Пате город, ул. Проектная,138/Ц Тираж 8 НИИПИ Государствен по делам изобрете 113035 Москва, Ж