Устройство приема фазоманипулированных псевдослучайных сигналов

(61) Дополни льное к авт. сеид 07.03.80 (21) 2 891177/18-0 2)Заявленоприсоединен 51) М,Н 0427/ ем заяв Гоаударственный квинтет СССР яо делам изебретеннй н отхрытнй(54) УСТРОЙСТВО ПРИЕМА ФАЗОМАНИПУЛИРОВАННЬ ПСЕВДОСЛУЧАЙНЬЕ СИГНАЛОВ Изобретение относится к радиосвХ=. зи и может использоваться для приема дискретной информации, передаваемой псевдослучайными сигналами с относительной фазовой манипуляцией.Известно устройство приема фазома- нипулированных псевдослучайных сигналов, содержащее последовательно соединенные перемножитель, блок фазовой автоподстройки частоты и синхт ронный детектор, .выход которого подключен к первым входам канала виделения информации и блока слежения за задержкой, ко второму входу которого подключен первый выход синхронизатора, ко входу которого подключен первый выход блока слежения за задержкой, при этом второй вход синхронного детектора объединен с первым входом перемножителя, ко второму входу которого подключен второй выход блока слежения за задержской, третий и четвертый выходы которого .подключены ко второму,и третьему входам канала выделения информации(11Однако известное устройство обладает низкой помехоустойчивостью и не обеспечивает контроль качества принимаемой информации.Цель изобретения - повышение ломе" хоустойчивости и обеспечение контроля качества принимаемой информации.Для стого в известное устройство приема фазоманипулированных псевдослучайныхсигналов, содержащее последовательно соединенные перемножитель, блок фазовой автоподстройки частоты и синхронный детектор, выход которого подключен к первым входам канала выделения информации и блока слежения за задержкой, ко второму входу которого подключен первый выход синхронизатора, ко входу которого подключен перый выход блока слежения за задержкой, при этом второй вход синхронного детектора объединен с первым входом перемножителя, ко втотов И и вход элемента задержки, апервым, вторым, третьим, четвертыми пятым выходами канала выделенияинформации являются соответственовыход триггера различения, первый ивторой выходы первого цифрового коррелятора, первый .и второй выходы второго цифрового коррелятора.Блок контроля качества информа ции содержит вентиль, выход которого поцключен к первым входам первогои второго счетчиков, выходы которыхподключены ко входам первого и второго блоков совпадения, причем выходы 15 второго счетчика подключены черезпервый и второй дешифраторы к первымвходам элементов И, при этом выходпервого блока совпадений через первый элемент НЕ подключен к,второмувходу первого элемента И, а выходвторого блока совпадений через второй элемент НЕ подключен ко второмувходу второго элемента И, выход ко- .торого объединен со входом вентиляи выходом первого элемента И и является первым выходом блока контролякачества информации, вторым и третьим выходами которого являются соответственно выходы первого и второ- .го блоков совпадения, а первым ивторым входами блока контроля качества информации являются соответственно вторые входы второго и первогосчетчиков.На чертеже представлена структурная электрическая схема устройства.Устройство содержит перемножитель1, блок 2 фазовой автоподстройки частоты (ФАПЧ), синхронный детектор 3,блок 4 слежения за задержкой, синхронизатор 5, канал 6 выделения информации, содержащий две цепи: перваяцепь содержит цифровой коррелятор.7, дешифратор 8, элемент И 9, втораяцепь содержит цифровой коррелятор 10, дешифратор 11, элемент И 12 итриггер 13 различения, элемент задержки 14, первый дешифратор 15, второйдешифратор 16, третий дешифратор 17,четвертый дешифратор 181 элемент ИЛИ 19, блок 20 контроля качества информации, содержащий первый счетчик21, второй счетчик 22, первый блок23 совпадений, первый дешифратор 24,первый элемент И 25, первый элементНЕ 2 б, второй блок 27 совпадений,второй дешифратор 28, второй элементИ 29, второй элемент НЕ 30, вентиль31, триггер 32 переключения порогов,3 8798134рому входу которого подключен второйвыход блока слежения за задержкой,третий и четвертый выходы которогоподключены ко второму и третьему входам канала выделения информации,введены четыре дешифратора, элементИЛИ, триггер переключения порогов,блок контроля качества информации,триггер поиска и последовательно сое"диненные триггер включения информации, элемент И и перекодирующий блок,ко второму входу которого, а такжек четвертому входу канала вьщеленияинформации и первому входу блока контроля качества информации подключенвторой выход синхронизатора, а ковторому входу элемента И подключенпервый выход канала выделения информации, второй, третий, четвертыйи пятый выходы которого .подключенысоответственно к первым входам первого, второго, третьего и четвертогодешифраторов, выходы которых подключены ко входам элемента ИЛИ, а ковторым входам первого и второго дешифраторов подключен первый выходтриггера переключения порогов, второйвыход которого подключен ко вторымвходам третьего и четвертого дешифраторов, а к первым входам триггераподключения порогов, триггера поис-ка и триггера включения информацииподключен первый выход блока контролякачества информации, второй и третийвыходы которого подключены соответственно ко вторым входам триггерапереключения порогов и триггеравключения информации, при этом выход элемента ИЛИ подключен ко второму входублока контроля качества информациии второму входу триггера поиска, выход.которого подключен к третьемувходу блока слежения за задержкой,Канал вьщеления информации содержит две цепи, каждая из которых состоит из последовательно соединенных45цифровых коррелятора, дешифратора.иэлемента И, выходы которых подключеныко входам триггера различения, атакже элемент задержки, выход которого подключен квходу "Сброс" цифровых корреляторов, при этом объединенные первые входы цифровых корреляторов, а также вторые входы первого и второго цифровых корреляторовявляются соответственно, первым, вто" 55рым и третьим входами канала вьщеления информации, четвертым входом ко-,торого являются вторые входы элемен"55 триггер 33 поиска, триггер 34 включе-,ния информации, элемент И 35, перекодирующий блок 36.Устройство работает следующим образом. 5В режиме синхронизации входнойфазоманипулированный сигнал инверсными псевдослучайными последовательностями, чередующимися по закону бинарной информации, поступает на вход 1 Оустройства и в перемножителе 1 преобразуется в гармонический сигнализ-за перемножения с опорным.бинарным псевдослучайным сигналом, поступающим с выхода блока 4 слежения за 15задержкой, и фильтруется блоком 2фазовой автоподстройки частоты, Этотже входной сигнал в синхронном детекторе 3 преобразуется в бинарную последовательность,.так как на второй щвход его поступает гармоническийсигнал с выхода блока 2 ФАПЧ. Сигнал с выхода синхронного детектора3 поступает на йервый вход блока 4слежения за задержкой и на первые 25входы перемножителей цифровых корреляторов 7 и 10 канала 6 выделенияинформации. Блок 4 слежения за задержкой следит за временным положением сигнала, поступающего с выходасинхронного детектора 3, путем корреляции его с двумя опорными инверсными псевдослучайными последовательностящ. Канал 6 выделения информациипутем корреляции опорных последовательностей с принимаемыми осуществляет выделение информационных импульсов, которые поступают на первыйвход элемента И 35.Выделение информации осуществляется следующим образом.Последовательности с выхода синхронного детектора 3 поступают на первые входы перемножителей цифровых . корреляторов,7 и 10 на вторые входыкоторых поступают опорные инверсныебинарные последовательности. Импульсы, образующиеся на выходах пере- множителей, накапливаются в суммирующих счетчиках цифровых корреляторов.50Если на входы цифровых корреляторов7 и 10 поступает прямая псевдослучайная последовательность (ПСП) и нацифровой коррелятор 7 подается прямаяопорная ПСП , а на цифровой корре. лятор 10 подается инверсная опОрная ПСП, то на счетчик цифрового коррелятора 7 за время информационной посылки поступает большее число импульсов сигнала чем на счетчик цифрового коррелятора 10. При этом на выходе дешифратора 8 появляется сигнал, который через элемент И 9 поступает.;на один вход триггера 13 различения, на выходе которого появляется перепад напряжения, соответствующий "1" импульсу информации. При поступлении на входы цифровых корреляторов 7 и 1 О инверсной ПСП на счетчикцифрового коррелятора 10 поступаетбольшее количество импульсов, чемна счетчик цифрового коррелятора 7.На выходе дешифратора 11 появляетсясигнал, который через элемент И 12поступает на другой вход триггера 13различения, на выходе оторого появляется перепад напряжения, соответствующий "0" импульсу информации.Это происходит по окончании информационной посылки на выходе синхронного детектора 3 при переходе на вторыевходы элементов И 9 и 12 тактового импульса с синхронизатора 5. После задержки этого импульса в элементе задержки 14 им осуществляется "сброс"счетчиков цифровых корреляторов 7 и10, подготавливая таким образом счетчики к приему следующей информационной посылки, Для вхождения в синхронизм блока 4 слежения за задержкойнеобходимо произвести обнаружение сигнала. До обнаружения сигнала блок 4 слежения за задержкой осуществляет слепой поиск.Обнаружение сигнала осуществляется следующим образом.Состояние счетчиков цифровых корреляторов 7 и 10 проверяется дешифраторами 15-18, которые выполняют роль пороговых устройств. Третий и четвертый дешифраторы 17 и 18 срабатывают на одно состояние счетчиков цифровых корреляторов 7 и 1 О, что соответствует прево."пению сигналом первого порога (порог в данном случае задается местом подключения третьего и четвертого дешифраторов 17 и 18 к выходам ячеек соответствующих счетчиков), а первый и второй дешифраторы 15 и 16 срабатывают на другое состояние счетчиков цифровых корреляторов 7 и 10, что соответствует превышению сигналом второго порога (порог в данном случае также задается местом подключения первого и второго дешифрато, - ров 15 и 16 к выходам ячеек счетчиков). В любой данный момент к счетчикам цифровых корреляторов 7 и 1087981 ЭО подключены соответственно дешифраторы, 15, 16 или 17, 18 в зависимости от состояния триггера 32 переключения порогов, который управляется блоком 20 контроля качества информациц.При срабатывании любого дешифратора 15, 16 или 17, 18 сигнал его выхода постуйает через элемент ИЛИ 19 на вход первого счетчика 21 и на один вход триггера 33 поиска, в резуль о тате чего сигнал с выхода триггера ЗЗ поиска подается на третий вход блока 4 слежения за задержкой, по которому прекращается слепой поиск сигнала. Рассогласование входной ПСП и опор-. ной ПСП .находится в пределах длительности элементарного импульса ПСП. Более точное вхождение в синхронизм осуществляется блоком 4 слежения за задержкой.20При поступлении следующей информационной посылки и срабатывания дешифраторов 15, 16 и 17, 18 на вход первого счетчика 21 поступает следующий импульс и т.д. Первый счетчик 21 заполняется, его состояние характеризуется числом импульсов, которые соответствуют 1 числу срабатываний дешифраторов 15, 16 или 17, 18; т.е. характеризует качество принимаемой информации. На вход второго счетчика 22 поступают тактовые импульсы со второго выхода синхронизатора, заполняя его.При заполнении первого и второго счетчиков 21 и 22 наступят такие их состояния, когда первый блок 23 совпадений сработает и сигнал с ее выхода поступает на другой вход триггера 32 переключения порогов и устанавливает его в положение, соответствующее подключению первого и второго дешифраторов 15 и 16 к счетчикам цифровых корреляторов 7, 1 О, что соот ветствует установлении второго более высокого порога, Если первый блок 2345 совпадений не сработает, а состояние второго счетчика 22 таково, что сработает первый дешифратор 24, то сиг-, нал с его выхода поступает на первый элемент И 25, .на второй вход которой поступает сигнал такой же полярности с выхода первого элемента НЕ 26, так как первый блок 23 совпадений не сработал. Сигнал с выхода элемента И 25 подается на один вход триггера 55 32 переключения порогов, который под ключает третий и четвертый дешифраторы 17 и 18 к счетчику цифровых кор 3 8реляторов 7 и 10 устанавливая таким образом более низкие пороги. Сигнал с выхода первого элемента И 25 поступает также на другой вход триггера 33 поиска, который изменяет свое состояние, и сигнал с его выхода поступает на третий вход блока 4 слежения за задержкой, приводя к поиску псевдослучайного сигнала этим блоком, Сигнал с выхода первого элемента И 25 поступает также через вентиль 31 в цепь "Сброс" первого и второго счетчиков 21 и 22, приводя их в исходное состояние, и непосредственно на другой вход триггера 34 включения информации, сигнал с выхода которого закрывает элемент И 35, прекращая, таким образом, прохождение информации с выхода триггера 13 различия через элемент И 35 на вход перекодирующего блока 36 импульсов информации из относительной формы в абсолютную й на выход устройства. При срабатывании первого блока 23 совпадений заполнение счетчиков 21 и 22 проДолжается и наступает момент, когда второй блок 27 совпадений сработает. Тогда сигнал с ее выхода поступает на один вход триггера 34 включенияинформации, приводя его в такое состояние, при котором сигнал с его выхода открывает элемент И 35 по второму входу. При этом сигнал с выхода канала 6 выделения информации через элемент И 35 поступает на вход перекодирующего блока 36 и после перекодировки - на выход устройства. На второй вход перекодирующего блока 36 поступают тактовые импульсы с частотой следования импульсов информации, необходимые для правильной работы перекодирующего блока.Если второй блок 27 совпадений не ерабатывает, а состояние второго счетчика 22 тактово, что.срабатывает второй дешифратор 28, то сигнал на его выходе и отсутствие сигнала на выходе второго блока 27 совпадений через элемент НЕ 30 приводят к срабатыванию второго элемента И 29, с выхода которого сигнал поступает на другой, вход триггера 34 включения информации, приводя к изменению состояния этого триггера, при котором элемент И 35 закрывается, прерывая путь прохождению информации на выход устройства. Кроме этого, сигнал с выхода второго элемента И 29 подается через вентиль 31 в цепь "Сброс" первого15 50 Формула изобретения 1. Устройство приема фазоманипулированных псевдослучайных сигналов, 55 содержащее последовательно соединенные перемножитель, блок Фазовой автоподстройки частоты и синхронный детектор,и второго счетчиков 21 и 22, приводя их в исходное состояние, на другой вход триггера 33 поиска, приводя к поиску сигнала блоком 4 слежения за , задержкой, и на один вход триггера 32 переключения порогов, приводя к подключению третьего и четвертого дешифраторов 17 и 18 соответственно к счетчикам цифровых корреляторов 7 и 1 О.1 ОТаким образом, если качество информации не хуже требуемого, то сначала сработают первый блок 23 совпадений, первый дешифратор 24, первый элемент И 25, первый элемент НЕ 26 и первый и второй дешифраторы 15 и 16 подключаются к счетчикам цифровых корреляторов 7 и 10, устанавливая таким образом более высокий порог. Затем сработают второй блок 27 совпадений, второй дешифратор 28, второй элемент И 29, второй элемент НЕ 30 и выход устройства подключается через перекодирующий блок 36, элемент И 35 к выходу триггера 13 различения канала б выделения информации. Если качество информации хуже требуемого, то первый и второй блоки 23 и 27 совпадений, первый и второй дешифраторы 24 и 28, первый и второй элементы И 25 и 29, первый и второй элементы НЕ 26 и 30 подключают с помощью триггера 32 переключения порогов первый и второй дешифраторы 15 и 16 к счетчикам цифровых корреляторов 7 и 10, сбрасывают первый и второй счетчики 21 и 22 через вентиль 31, выдают с помощью триггера 33 поиска команду на поиск сигнала в блок 4 слежения за задержкой и от 40 ключают выход канала 6 выделения информации выход триггера 3 различения) от выхода устройства с помощью триггера 34 включения информации и элемента И 35,Т ким образом, устройство приема Фазоманипулированных псевдослучайных сигналов обеспечивает повышение помехоустойчивости и контроль качества принимаемой информации. выход которого подключен к первым входам канала выделения информации и блока слежения за задержкой, ко второму входу которого подключен первый выход синхронизатора, ко входу которого подключен первый выход синхронизатора, ко входу которого подключен первый выход блока слежения за задержкой, при этом второй вход синхронного детектора. объединен с первым входом перемножителя, ко второму входу которого подключен второй выход блока слежения за задержкой, третий и четвертый выходы которого подключены ко второму и третьему входам канала выделения информации, о т л и ч а ю щ е е с ч тем, что, с целью повышения помехоустойчивости и обеспечения контроля качества принимаемой информации, введены четйре дешифратора, элемент ИЛИ, триггер переключения порогов, блок контроля качества информации, триггер поиска и последовательно соединенные триггер включения информации, элемент И и лерекодирующий блок, ко второму входу которого, а также к четвертому входу канала выделения информации и первому входу блока контроля качества информации подключен второй выход синхронизатора, а ко второму входу элемента И подключен первый выход канала. выделения информации, второй, третий, четвертый, и пятый, выходы которого подключены соответственно к первым входам первого, второго, третьего и четвертого дешифраторов, выходы которых подключены ко входам элемента ИЛИ, а ко вторым входам первого и второго дешифраторов подключен первый выход триггера переключения порогов, второй выход которого подключен ко вторым входам третьего и четвертого дешифраторов, а к первым входам триггера переключения порогов, триггера поиска и триггера включения информации подключен первый выход блока контроля качества информации, второй и третий выходы которого подключены соответственно ко вторым входам триггера переключения порогов и триггера включения информации, при этом выход элемента ИЛИ подключен ко второму входу блока контроля качества информации и второму .входу триггера поиска, выход которого подключен к третьему входу блока слежения за задержкой,2. Устройство го п. 1, о т л и -879813 12 аказ 9746 Тираж 701 ВН одпис П "Патент, г фил Проектная,город,ч а ю щ е е с я тем, что канал выделения информации содержит две цепи, каждая из которых состоит из последовательно соединенных цифрового коррелятора, дешифратора и элемента И, выходы крторых подключены ко входам триггера различения, а также элемент задержки, выход которого подключен к входу "Сброс" цифровых корреляторовпри этом объединенные первые входы 10 цифровых корреляторов, а также вторые входы первого и второго цифровых корреляторов являются соответственно первым, вторым и третьим входами канала выделения информации, четвертым 1 Б входом которого являются вторые входы элементов И и вход элемента задержки, а первым, вторым, третьим, четвертым и пятым выходами канала выделения информации являются соответственно выход триггера различения, первый и второй выходы первого цифрового коррелятора, первый и второй выходы второго цифрового коррелятора.3. Устроиство по 1,. о т л и - д ч а ю щ е е с я тем, что, блок контроля качества информации содержит вентиль, выход которого подключен к,первым входам первого и второго счетчиков, выходы которых подключены ковходам первого и второго блоков совпадения, причем выходы второго счетчика подключены через первый и второйдещифраторы к первым входам элементов И, при этом выход первого блокасовпадений через первый элемент НЕподключен к второму входу первогоэлемента И, а выход второго блокасовпадений через второй элемент НЕподключен к второму входу второго элемента И, выход которого объединенсо входом вентиля и выходом первогоэлемента И и является первым выходомблока контроля качества информации,вторым и третьим выходами которогоявляются соответственно выходы первого и второго блоков совпадения,а первым и вторым входами блока контроля качества информации являютсясоответственно вторые входы второго и первого счетчиков.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР555556, кл. Н 04 1. 27/22, 1975