Аналоговое запоминающее устройство

(51) М. Кл,з б 11 С 27/00 Гееударствеилмй кемитет СССР Опубликовано 23.06.81. Бюллетень23Дата опубликования описания 28.06.81по делам изобретений и еткрмтий(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОИзобретение относится к вычислительной технике и может быть применено а автоматических системах управления движущихся объектов, а также может быть использовано для построения электронных устройств различного назначения (усилительных устройств со специальными видами передаточных функций, генераторов, функциональных преобразователей, аналоговых запоминающих устройств, стабилизаторов, различных схем компенсации и др.). в частности для построения изодромных устройств 1 О с неограниченным временем хранения результата интегрирования, широко применяемых в системах управления движущихся объектов.Известен большой ряд интегрирующих устройств с ограниченным временем хране ния результата интегрирования, основным Элементом в которых является операционный усилитель с интегрирующим конденсатором в цепи отрицательной обратной связи и коммутирующее устройство, подключаемое своим выходом ко входу интегратора 1) зОПредельное значение промежутка времени, в течение которого интегратор необратимо теряет иЧходное напряжение результата интегрирования в заданных пределах, определяется величиной дрейфа тока смещения применяемого класса операционного усилителя и значением сопротивления утечки применяемого типа конденсатора.Это время весьма ограничено и не превышает, в случае применения специальных мер стабилизации, значения 3 - 4, что является недостаточным для решения целого ряда технических задач и приводит к необходимости использования механических устройств больших габаритов, веса и низкой надежности.Наиболее близким по технической сущности к предлагаемому является аналоговое запоминающее устройство, которое содержит операционный усилитель с интегрирующим конденсатором в цепи отрицательной обратной связи, коммутирующее устройство, выход которого подключен непосредственно ко входу операционного усилителя, на который через один вход коммутирующего устройства и его нормально-замкнутые контакты поступает входной сигнал, выход операционного усилителя соединяется со входом преобразователя напряжения в периодическую знакопеременную функцию, выход841056резистор к выходу первого дифференциально.го усилителя, инвртиру 1 ощий вход которого соединен с выходом ячейки преобразования и выходом второго дифференциального усилителя,охваченного обратной связью по инвертирующему входу, неинвертирующий вход первого дифференциальногоусилителя соединен со входом ячейки преобразованияи через второй резистор с инвертирующимвходом второго дифференциального усилителя, неинвертирующий вход которого подсое 1 О динен через третий резистор к шине нулевого потенциала, а через четвертый резистор е к катоду первого и аноду второго диодов,На фиг. 1 изображена функциональная о схема устройства; на фиг. 2 - диаграмма15работы ячейки преобразования; на фиг. 3 - временная диаграмма работы ключей; на фиг. 4 - временная диаграмма устройства.Аналоговое запоминаюгцее устройствосодержит шину 1 управления режимом памяти, операционный усилитель 2, накопитель 20 ный элемент 3 (конденсатор),пассивный элемент 4, коммутатор 5, преобразователь 6 напряжения, состоящий из ячеек преобраи зования 7.1 - 7.п, пороговый элемент 8, триггер 9, ключи 10 и 11,шины 12 и 13 положи 25тельного и отрицательного напряжения управления и шину 14 нулевого потенциала.Каждая ячейка преобразования, например и 7,1, содержит дифференциальные усилители15 и 16, диоды 17 и 18 и резисторы 19 - 23.Устройство работает следующим образом.З 0 Устройство работает в режиме интегрирования и в режиме памяти.Режим .интегрирования, Входной управляющий сигнал (1 ь,) через коммутатор 5 поступает на вход усилителя 2, выходное напряжение которого изменяется в соотЗ 5 ветствии с выражениемЬх с Н+Уткоторого подключается к другому входу коммутирующего устройства 12 .В замкнутый контур интегратора введенпреобразователь напряжения в периодическую знакопеременную функцию. При этомзначение напряжения Ьв, соответствующее компенсирующему узлу функции= 1(БМ ), в устройстве не сохраняется независимо от времени, а продолжает изменятьсяв установившемся направлении благодарядействию в замкнутом контуре цепи задержки, являющейся причиной накопления статической ошибки рассогласования при этомскорость движения 1 ь, уменьшается, но нравна нулю.Полная компенсация может быть толькпри наличии формирования устройством взамкнутом контуре интегратора зон захвата (гистерезиса) вокруг соответствующихузловых точек с периодическим изменениемзнака управляющего сигнала.Рекомендуемое в схеме устройства непосредственное подключение выхода преобразователя ко входу операционного усилителя создает реальные предпосылки длявозникновения генерации в интеграторепотере устойчивости устройства в целом.Основным недостатком известного устройства является ограниченное время хранения результата интегрирования при сложныхтехнических предпосылках к реализаципреобразователя напряжения в периодическую знакопеременную функцию,Цель изобретения -- увеличение временихранения устройства.Поставленная цель достигается тем, чтов аналоговое запоминающее устройство, содержащее операционный усилитель, в цепиобратной связи которого включен накопительный элемент, преобразователь напряжения, вход которого соединен с выходом операционного усилителя и выходом устройства, коммутатор, первый вход которогоподключен ко входу устройства, а второйвход соединен с шиной управления режимомпамяти, и шину нулевого потенциала, введены пороговыи элемент, трипер, пассивныйэлемент, два ключа и шины положительногои отрицательного напряжения управления,соединенные соответственно с первыми входами ключей, вторые входы которых подсоединены к выходам триггера, выходы ключейсоединены с третьим входом коммутатора,выход соединен через пассивный элемент совходом операционного усилителя, выходпреобразователя напряжения подключен ковходу порогового элемента, выход которогосоединен со входом триггера.Кроме того, преобразователь напряжениясодержит п последовательно соединенныхячеек преобразования, каждая из которыхвыполнена на двух диффренциальных усилителях, резисторах и диодах, анод первогои катод второго которых соединены с шинойнулевого потенциала, катод первого и анодвторого диодов подключены через первый щ3 вСгде )ь - суммарный в%одной ток;1 - время интегрирования;С, - номинал конденсатора 3 в цепиотрицательной обратной связиоперационного усилителя 2.Значение входного тока (Эв) определяется выражением45 3 у, = Зщ + 1 Эо 1+Луг где 3- -входной ток усилителя 2, определяемый отношением ЬР,Еч - сопротивление резистора .4;131 - ток смещения операционного усилителя 2;Лут в . - ток утечки конденсатора 3.Для внешнего управления процессом интегрирования должно выполняться неравенство: Наличие у всех типов операционных усилителей и конденсаторов тока смешения и841056сопротивления утечки (1) является определяющим факторам ограниченного временихранения результата интегрирования с заданной точностью,Количество узловых точек, в которых напряжение проходит через нулевое значениеопределяется количеством элементарныхячеек преобразованиянапряжения 7.1 - 7.п,которое выбирается исходя из заданного требования максимального рабочего уровнявыходного напряжения усилителя и точности работы устройства в режиме памяти результата интегрирования.Требуемое количество элементарных ячеек преобразователя 6 определяется выражением с6 ЫФ еау оо 7 Ь оф.1 уц 1 ь Г с, Т Уупр30где Г = КС з - постоянная времени интегрирования усилителя 2/00%15п;у7 где 6% - заданное значение относительнойошибки памяти результата интегрирования.Значение максимальной абсолютной 20 ошибки устройства в режиме памяти определяется выражением Режим памяти. При подаче управляющей команды режима памяти коммутатор 5 замыкает цепь обратной связи, состоящую из преобразователя 6 напряжения, порогового элемента 8, триггера 9 и ключей 10 и 11.Пороговый элемент 8 реализует передаточную функцию, определяемую выражением0 при - Е ( ( ( Е-1 при - )6 Еа где вб,-уровень напряжения на выходепреобразователя 6;35- установочный порог элемента 8. нение логических состояний выходов триггера 9 в противоположное исходному.Ключ 10 размыкается, а ключ 1 замыкается и на вход усилителя 2 начинает поступать напряжение (1 упр), которое уменьшает выходное напряжение усилителя 2 в сторону увеличения до значения (1 + + с, 6), при котором вновь происходит срабатывание элемента 8, изменение состояний выходов триггера 9 на исходное.Этот процесс повторяется неограниченно во времени, образуя вокруг узловой точки Оустойчивую зону захвата (гистерезис захвата) результата интегрирования.Рассмотрев аналогичный процесс захвата потенциала т.В (фиг. 3) можно обнаружить, что зона захвата для потенциала т.В формируется вокруг ближайшей к ней узловой точки Оз.При изменении полярности напряжения Цр на входах ключей 1 О и 11 на обратную устойчивыми узловыми точками, вокруг которых устройство формирует зоны захвата, станут точки выходной характеристики преобразователя 6 - 0, 04 и т.д.Процесс памяти в замкнутом контуре имеет автоколебательный характер (фиг, 4),Время переключения) определяется выражением Для исключения сбоев в работе устройства при наличии внешних помех импульсного характера необходимо выполнение не- равенстваИзменение функции (у) представленографиком 25 на фиг, 3.В триггере 9 используется счетный вход,а его выходы в логическомсостоянииуправляют попеременно замыканием ключей(графики 26 и 27 на фиг. 3).Уровень напряжения (1 .) выбираетсяиз условия:вх. = -- Рсм, +угу 1 Уупр,й Рассмотрим временной процесс захвата результата интегрирования на примере потенциала т.А (фиг. 4).Для значения )в усилителя 2, равного потенциалу т.А, один выход триггера 9, управляющий ключом 10 (+ 1.1,6) начинает смещать выходное напряжение усилителя 2 в сторону его уменьшения до значения (.Зр -: ), при котором происходит срабатывание элемента 8 и вызванное этим изме(фъ. фпом+ Э 40 45 Предлагаемое устройство, реализованное способами современной технологии производства БИС, позволяет повысить надежность устройства путем исключения механических устройств аналогичного назначения, уменьшить габариты, вес, стоимость. где 1, - время переключения;(и - время действия внешней импульсной помехи;- гарантированное максимальноевремя переключения входящих взамкнутый контур релейных элементов.При выполнении условия исключениясбоев устройство полностью гарантированоот воздействия внешних импульсных помех, 50 имеющих место в системах управления сбольшим количеством индукционных коммутаторов.1, Аналоговое запоминающее устройство, содержащее операционный усилитель, в цепи обратной связи которого включен накопительный элемент, преобразователь напряжения, вход которого соединен с выходом операционного усилителя и выходом устройства, коммутатор, первый вход которого поключен ко входу устройства, а второй вход соединен с шиной управления режимом памяти, и шину нулевого потенциала, отличающееся тем, что, с целью увеличения времени хранения устройства, в него введены пороговый элемент, триггер, пассивный элемент, два ключа и шины положительного и отрицательного напряжения управления, соединенные соответственно с первыми входами ключей, вторые входы которых подсоединены к выходам триггера, выходы ключей соединены с третьим входом коммутатора, выход которого соединен через пассивный элемент со входом операционного усилителя, выход преобразователя напряжения подключен ко входу порогового элемента, выход которого соединен со входом триггера.2. Устройство по п. 1, отличающеесл тем, что преобразователь напряжения содержит и последовательно соединенных ячеек пре 10568образования, каждая из которых выполнена на двух диффренциальных усилителях, резисторах и диодах, анод первого и катод второго которых соединены с шиной нулевого потенциала, катод первого и анод второго диодов подключены через первый резистор к выходу первого дифференциального усилителя, инвертирующий вход которого соединен с выходом ячейки преобразования и выходом второго дифференциального усилителя, охваченного обратной связью по инвертирующему входу, неинвертирующий вход первого дифференциального усилителя, соединен со входом ячейки преобразования и через второй резистор с инвертирующим входом второго дифференциального усилителя, неинвертирующий вход которого подсоединен через третий резистор к шине нулевого потенциала, а через четвертый резистор к катоду первого и аноду второго диодов. 20 Источники информации,принятые во внимание при экспертизе1. Смолов В. Б, Аналоговые вычислитель.ные машины. М., Высшая школа, 1972,с. 164 - 184.2. Авторское свидетельство СССР424156, кл. б 11 С 27/00, 1974 (прототип).841056 5 ипюенц режимУюб А.Вкас орректор МодписноеССР Демч миоая 1130илнал Редактор Н. ЛазЗаказ. 4780/81В Составитель нко Техред А. Бой Тираж 645 ИИПИ Государственного по делам изобретений 5, Москва, Ж - 35, Рауш ППП Патент, г. Ужгоро