Умножитель частоты импульсов

Союз Советских Социелнстическнх республик(22) Заявлено 070378 (21) 2587001/18-21с присоединением заявим Ио(5 ЦМ. кл.з Н 03 К 5/156 Государственный комитет СССР по делам нзобретеннй н открытнй(54) УМНОЖИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ делителей частоты, каждый из которых состоит из счетчика делителя и регистра памяти, соединенных разрядами через схему переноса кода, блокввычитания частот, блок суммирования частот, двоичный умножитель частоты, триггер со счетчика входом, три схемы переноса кода и переключающий элемент (23/Это устройство реализует следующий, алгоритм:"к( )="1 к(фд--к (") Чгде Г,(Т ) - текущее значение выход"1+ной умноженной частотыв+ 1-м периоде входного сигнала,Г (т,) - мгновенное значениевходной частоты в се"редине -го периода,аГ(т) " приращение мгновенного значения входнойчастоты за время 1-гопериода,Г (т. ) - среднее значение перК 4вой производной по вре-.мени входной частотыв 1-м периоде,коэффициент умножения,Изобретение относится к областИ автомаТики и вычислительной техники и может быть использовано в информационно-измерительных и управляющих системах для уменьшения динамической погрешности при умножении частоты следования импульсов.Известно устройство умножения час" чтоты следования импульсов; основгйнбе на обратно-пропорциональном преобразовании в частоту, кода, пропорционального периоду входной частоты, уменьшенному в число раз, равное коэффициенту умножения, и содержащее, например, генератор опорной частоты, 15 блок управления, управляемые делители частоты, управляющий счетчик и схемы переноса кода 1 Ц .Недостатком укаэанного устройства является запаздывание на один период 20 в передаче изменяющейся информации, ограниченная динамическая точность и область применения в основном для медленно изменяющихся сигналов.Наиболее близким техническим реше" 25 кием к данному изобретению является устройство умножения частоты следования импульсов, содержащее блок управления, генератор опорной частоты, управляющий счетчик, четыре управляемых 30З.ъг,ГЛ"ЪР 1 Р 1"2текущее время в интервале с, - 1 с с+и с. - начало и конец+ 1- +го периода ТСигнал, пропорциональный первой производной по времени входного сигнала, получается путем деления приращения сигнала, пропорционального входной частоте, на временной интервал, равный закончившемуся периоду .входной частоты, на котором получено приращение. Приращение же получается вычитанием двух частот, сформированных путем обратно пропорционального преобразования двух соседних периодов входной частоты с коэффициентом прОпорциональности, равным 15 К - коэффициенту умножения устройства.Благодаря введению корректирующих сигналов по половине приращения мгновенного значения входной частоты Я за время закончившегося периода и текущего приращения входной частоты, пропОрционального первой производной по времени входного сигнала, в известном устройстве удается уменьшить р 5 .динамическую погрешность преобразования, связанную с изменениеМ входного сигнала.Получаемый при этом сигнал(к ь 61 Мр 30О-)ООлишь приближенно пропорционален первой производной по времени входного сигяала, так как интервал Т на котором получено приращение, может .быть достаточно большим, особенно внизкочастотном диапазоне, и йа немпервая производная может менять своезначение. Поэтому выражение (2) представляет собой величину, пропорциональную среднему значению первойпроизводной по времени в 1-м периодевходного сигнала, которое необкодимопо времени отнести к середине временного интервала Т. К моменту окончания 1-го периода в случае измененияпервой производной образуется методическая ошибка, равная половине приращения первой производной за время1-го периода. Кроме того, в прототипе на следующем временном интервале,равном+ 1-ому периоду Т; ,полученный в конце 1-го периода сйгнал,пропорциональный первой производной,остается неизменным, тогда как производная в действительности меняется. 5Такйм образом, известное устройство позволяет получить хорошие метрологические характеристики толькодля входных сигналов, изменяющихсялинейно или монотонно во времени,чтоограничивает область его применения.Для быстроменяющихся динамическихпроцессов величина первой производной будет меняться в промежутке между двумя преобразователями (внутри у 5 периода входной частоты), поэтому выходной сигнал в известном устройстве при этом будет иметь динамическую погрешность, зависящую от величины второй производной входного сигнала.Целью изобретения является уменьшение динамической погрешности выходного сигнала.Поставленная цель достигается тем, что в умножитель частоты импульсов, содержащий генератор опорной частоты, выход которого соединен со входом двоичного умножителя частоты и первыми входами трех делителей частоты,выход первого йз которых подключен к первому входу счетчика импульсов, ,выход которого через первый блок переноса кода соединен со вторым вхо.дом второго делителя частоты, а вто.рой вход счетчика импульсов подключен ко второму входу двоичного умно- жителя частоты и первому выходу блока управления, второй, третий и четвертый выходы которого соединены соответственно со вторым входом первого блока переноса кода, третьим входом второго делителя частоты и вторым входом третьего делителя частоты, третий вход которого соединен с выходом второго блока переноса кода, один вход которого соединен с первым выходом второго делителя частоты, а второй вход - с пятым выходом блока управления, причем выход двоичного умножителя частоты подключен к первому входу сумматора, второй вход кото" рого соединен с первым выходом вычитателя, один вход которого соединен со вторым выходом второго делителя частоты, второй вход подключен к первому выходу третьего делителя частотй, а второй выход подключен через триггер к третьему входу сумматора и непосредственно к первому входу четвертого делителя частоты, второй вход которого соединен с третьим выходом блока управления, при этом входы управления Первого и третьего делителей частоты подключены к шине установки коэффициента умножения,введены три делителя частоты, двоичный умножитель частоты, блок переноса кода, два вычитателя, дополнительные триг-: гер и сумматор, первый вход которого соединен с первым выходом первого вычитателя, второй вход подключен к выходу четвертого делителя частоты и первому входу второго вычитателя, второй вход которого соединен с выходом пятого делителя частоты, а выход второго вычитателя соединен с первым входом шестого делителя частоты и через дополнительный триггер - с третьим входом дополнительного сумматора, четвертый вход которого подключен к выходу второго двоичного умно- жителя частоты, первый вход которого соединен с выходом генератора опорной780175 25 40 частоты, второй вход подключен к первому.выходу блока управления, третийвход соединен с выходом шестого делителя частоты, один вход которогосоединен с третьим входом четвертого делителя частоты и выходом первого блока переноса кода, причем первый 5 вход седьмого делителя частоты соединен с выходом генератора опорной частоты, второй вход через третий блокпереноса кода подключен ко второмувыходу третьего делителя частоты,авыход седьмого делителя частоты через третий вычитатель, второй входкоторого подключен к первому выходутретьего делителя частоты, соединенс первым входом пятого делителя частоты, второй вход которого соединен с выходом второго блока переноса кода, а третий вход - с четвертым выходом блока управления, причем выход дополнительного сумматора соединен с третьим входом первого двоичного умножителя частоты, а четвертый вход сумматора соединен со вторым выходом второго делителя частоты, третьи входы шестого и седьмого делителей частоты соединены соответственно с третьим и шестым выходами блока управления, седьмой выход которого соединен со вторым входом третьего блока переноса кода, а вход подключенк входной шине, 30 Каждый из делителей частоты состоит из последовательно включенных регистра памяти, элемента переноса. кода и счетчика импульсов, выход которо" го соединен со вторым входом элемента переноса кода.На фиг. 1 представлена блок-схема умножителя частоты импульсов) наФиг, 2 - блок-схема блока управления,Умножитель частоты импульсов содержит генератор 1 опорной частоты,счетчик 2 импульсов, делители 3-9частоты, каждый из которых выполнениз счетчика 10 и ульсов и регистра 45памяти 11, соединенных разрядами через элемент переноса кода 12, двоичные умножители 13 и 14 частоты, вычитатели 15-17, сумматоры 18 и 19,триггеры 20 и 21, блоки 22-24 переносакода и блок 25 управления.Умножитель частоты импульсов работает следующим образом.В блоке 25 управления из каждогоимпульса последовательности входногочастотного сигнала 1(с) формируются 55 на выходах 26-32 управляющие сигналы,определяющие последовательность ра" боты умножителя частоты поступающие/на соответствующие входы 26-32 соответствующих элементов. С выхода гене- О ратора 1 импульсы высокой опорной частоты Г поступают на счетные вхооды счетчиков импульсов делителей час- тоты 3, 4, 5, 7 и двоичных умножителей частоты 13 и 14. В делителе 3 опорная частота делится на постоянный коэффициент К, являющийся коэффициентом умножения умножителя частоты,и записанный в виде параллельного ко"да в регистр памяти 11 делителя 3.В делителях 4, 5 и 7 опорная частотаделится на переменные коэффициенты,записываемые в виде параллельного кода в регистры памяти после окончаниякаждого периода входной частоты. Им.пульсы, следующие с частотой .Р: ффо- Гс выхода делителя 3, поступают насчетный вход счетчика импульсов 2,где они суммируются в промежутке времени, равному текущему периоду: Т .входного сигнала, и формируемому путем подачи на вход 26 обнуления счет.чикаимпульсов 2 сигналов управле-, ния от блока 25 после прихода каждого импульса входной частоты. На выходах разрядов счетчика импульсов 2в момент опроса образуется коД, пропорциональный закончившемуся-мупериоду входного сигнала.й = - Т,о,Т; К Этот код перед обнулением счетчика 2 импульсов через блок 22 переноса кода по сигналу на входе 27 ф от блока 25 записывается в регистр памяти 11 делителей 4,6,8 и 9 частоты, предварительно освобожденные от предыдущей информации по сигналу на входах 28 от блока 25. Перед обнулением регистра памяти 11 делителя 4 частоты находящийся в нем код МТпропорциональный предыдущему )-1-му периоду Т;переписывается через блок 23 переноса кода по сигналу на входе 30 в предварительно освобожденные сигналом на входах 29 регистры памяти делителей 5 и 8 частоты. Соответственно, перед обнулением регист" ра памяти делителя 5 частоты его код М, пропорциональный )-2-му периоду Т , переписывается по сигналу на входе 32 через блок 24 переноса ко" да в предварительноосвобожденный сигналом на входе 31 регистра памя" ти делителя 7 частоты. Таким образом после окончания )-го периода входно" го сигнала в регистрах памяти делите" лей б и 9 частоты 4, будет записан кодой в регистрах памяти делителей 5 и 8 частоты будет записан код й а в регистрепамяти делителя 7 частоты будет записан код й на вы" ходах делителей 4, 5 и 7 частоты будут соответственно образовыватьсячастоты.г,): О:кГ(с);ГЬ,. ): о =Ий );Р-г)= ю ="х -г)1-1 т.е. увеличение в К раз частоты, соответствующие мгновенным значениям780175 хода вычитателя 17 импульсы частоты Ь Г(;) поступают на входы делителя 9 частоты и триггера 20. Триггер 20 со счетным входом выполняет функции делителя частоты на два, и на его выходе образуется последовательность импульсов с частотой -ь Г = - д 1(,) поступающей на вход сумматора 18.для получения сигнала, пропорционального второй производной входного сигнала по времени, т.е. скорости изменения первой производной по времени, необходимо сигнал, пропорциональный приращению среднего значения первой производной, разделить на интервал времени, на котором получено это приращение, т.е, на закончившийся период. Получаемый при этом сигнал будет пропорционален среднему значению второй производной по времени входного сигнала на временном интервале закончившегося периода.При условии неизменности или монотонности изменения второй производной по времени, когда производные более высоких порядков равны или близки к нулю, полученный сигнал остается по" стоянным на временном интервале сле" дующего периода входной частоты и будет соответствовать мгновенному значению второй производной по времени входного сигнала в этом интервале, Указанный характер изменения входного сигнала, когда для его описания достаточным является значение величин первой и второй производных по времени, удовлетворяет широкому классу динамических систем в области измерения и регулирования.В делителе 9 частоты частота 4 Гх (с, ) делится на коэФфициент М записанный в регистр памяти делителя. На выходе делителя 9 частоты образуется последовательность импульсов с чаототоа тай;) с-ааа;) к аГ),)ао т- хМ пропорциональной среднемуь)значению второй производной по времени входного сигнала в )-м периоде. :Импульсы с частотой Г."(,) поступают на счетный вход управляющего счетчика двоичного умножителя 13 частоты, напервый вход которого поступает частота С с выхода генератора. Емкость счетчиков двоичных умножителей 13 и 14 частоты и устанавливается равной К - коэффициенту умножения устройства. В управляемом счетчике )двоичного умножителя 13 частоты час;трта Г"(с;) интегрируется на временном интервале ) + 1-го периода. Текущий код в этом счетчике будет ра- вен)1 Г(;, кь ехай)-) к .ю( ) 5 ОГх: - У- т, . "У 6 +;- .т;о Ьи)И, (Ц-РИ;)31- Г(.),входной частоты в серединах периодов Т, Ти Т,) . Импульсы с частотами Гх(,) и Гх(с ) с выходов делителей 4, 5 частоты поступают на входы вычитателя 15, на информационном выходе которого образуется последовательность импульсов со средней частотой5МИ,.) К,Ц)-Гх:КЯ(,.)-хЬ,)1=К дЩ) пропорциональной приращению входного 10 сигнала за время )-го периода.На выходе вычитателя 15 Формируется сигнал знака приращениява Гх (й), соответствующий знаку первой производной входного сигнала 15 в )-м периоде. Соответственно, импульсыс частотами Г (с ) и Г (с ) с выходов делителей 5 и 7 частоты поступают на входы вычитателя 16, на выходе котоРого образуется последова О тельность импульсов со средней часто- . той а х( - = х(ф) х("14=фх( 1-1) х(;- Я=К( 4-1)25 пропорциональной приращению входного сигнала за время )-1-го периода. В делителе б частоты частота Ь Гх, поступающая на его вход с выхода вычитателя 15, делится на коэффици- ЗО ент И, записанный в регистр памяти делителя б после окончания )-гопериода, На выходе делителя б частоты образуется последовательность им" пульсов с частотой 35)т,): - : -- . -- . - ф (ааГ(4 К Их(М К М(+) Кф ""т оЬ 1 ьпропорциональной среднему значению первой производной по времени входного сигнала в )-м периода. В делителе 8 частоты частота аГ(й ), поступающая на его вход с выхода вычитателя 1 б, делится на коэффициент Н, , за-; писанный в регистр памяти делителя , 45 8. на выходе делителя 8 частоты образуется последовательность импульсовс частотой пропорциональной среднему значению первой производной по времени входного сигнала в -1-м периоде. Импульсы с частотами,Гх ( ) и Гх( ) с выходов делителей б и 8 частоты поступают йа входы вычитателя 17, ца выходе которого образуется последовательность импульсов со средней частотой 60Р кат,т:ф).т)+ к" т,., у ау)а;) пропорциональной приращению среднего .значения первой производной входного ,сигнала за время -го периода. С вы где с изменяется от с).цо5 Подпис ИИП илиад ППП фПатент, г, Ужгород, ул. Проектная гО подключен к выходу второго двоичного умножителя частоты, первый вход кбторого сЬединен с выходом генератора опорнойчастоты, второй вход подключен к первому выходу блока управления, третий вход соединен с выходом шестого делителя частоты, один вход которого соединен с третьим входом четвертого делителя частоты и выходом первого блока переноса кода, причем первый вход седьмого делителя частоты соединен с выходом генератора опорной частоты, второй вход через третий блок переноса кода подключен ко .второму выходу третьего делителя час тоти, а выход седьмого делителя частоты через третий вычитатель, второй вход которого подключен к первому выходу третьего делителя частоты, соединен с первым входом пятого делителя частоты, второй вход которого соединен с выходом второго блока переноса кода, а третий вход - с четвертым выходом блока управления, причем выход дополнительного сумматора соедиРх(Юс-г);нен с третьим входом первого двоичного умножителя частоты, а четвертыйвход сумматора соединен со вторым выходом второго делителя частоты,третьи входы шестого и седьмого делителей частоты соединены соответствен-но с третьим и шестым выходами блока управления, седьмой выход которого соединен со вторым входом третьегоблока переноса кода, а вход подключенк входной шине.2. Умножитель частоты пс и. 1,о т-,л и ч а ю щ и й с я тем, что каждыйиз делителей частоты состоит из последовательно включенных регистра памяти,элемента переноса кода и счетчика.15 импульсов, выход которого соединен совторым входом элемента переноса кода. Источники информации,принятые во внимание при экспертизе Я 1. Авторское свидетельство СССР 9 525235, кл. Н 03 К 5/01, 21.04.75. 2. Авторское свидетельство СССР Р 527695, кл. Н 03 К 5/01, 04.05.75. ФхЯс)