Делитель частоты на двенадцать

Номер патента: 698131

Автор: Грехнев

ZIP архив

Текст

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51)М, Кл,2 с присоединением заявки Ио Н 03 К 23/02 Государственный комитет СССР по делам изобретений и открытийОпубликовано 15,11,79, Бюллетень М 9 42 Дата опубликования описания 18,11,79(54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА ДВЕНАДЦАТЬ Изобретение относится к импульс-ной технике,Известен делитель частоты импульсов., содержащий пять счетных разрядов, каждый из которых содержит триггеры, логические элементы И, логический элемент ИЛИ и логические элементы НЕ 1)Недостатком такого делителя является сложность и недостаточное быстродей твие,Наиболее близким по техническойсущности к предлагаемому изобретениюявляется делитель частоты импульсов,содержащий четыре разряда, каждый 15из которых содержит триггер памяти,коммутационный триггер и элемент ИНЕ, причем в первых трех разрядахединичный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен со входом элемента ИНЕ, а нулевой выход соединен с единичным входом триггера памяти данного разряда, с нулевыми входами коммутационных триггеров и триггеров памяти всех предыдущих разрядов и со входом элемента И-НЕ предыдущего разря"да, выходы элемента 11-НЕ первого ивтОрсго разрядов соединены с обоими входами коммутационных триггеров соответственно второго и третьего разрядов, выход элемента И-НЕ третьего разряда соединен сединичным входом коммутационного триггера четвертого разряда, единичный выход этого триггера соединен с единичным входом триггера памяти четвертого разряда, с нулевыми входами триггеров памяти и коммутационнЫх триггеров всех младших разрядов и со входоу 4". элемента И-НЕ третьего разряда, а нулевой выход коммутационного триггера четвертого разряда. соединен с нулевыми входами всех триггеров памяти и коммутационных триггеров делителя 2), Однако и этот делитель частоты недостаточно надежен.Целью изобретения является повышение надежности работы устройстваЦель достигается тем,что делитель частоты на двенадцать, содержащий четыре разряда, каждый из которых содержит триггер памяти, коммутационный триггер и элемент И-НЕ, причем в первых трех разрядах единичный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен со входом элемента И-НЕ, а нуленой выход соединен с единичным нходом триггера памяти данного разряда,с нулевыми входами коммутационныхтриггеров и триггеров памяти всехпредыДуших разрядов и со входом элемента Й-НЕ предыдущего разряда, выходы элемента И-НЕ первого и второгоразрядов соединены с обоими входамикоммутационных триггеров соответственно второго и третьего разрядов,выход элемента И-НЕ третьего разрядасоединен с единичным входом коммутационного триггера четвертого разряда,единичный выход этого триггера соединен с единичным входом триггера памя,ти четвертого разряда, с нулевымивходами триггеров памяти и коммутационных,триггеров всех младших разрядов и со входом элемента И-НЕ третьего разряда, а нулевой выход коммутационного триггера четвертого разрядасоединен с нулевыми входами всехтриггеров памяти и коммутационных триггеров делителя, нулевые выходытриггера памяти и коммутационноготриггера четвертого разряда соединены со входами элемента И-НЕ этого разряда, а выходы элемента И-НЕвторого и четвертого разрядов соединены с нулевыми входами коммутационного триггера четвертого разряда. зоНа чертеже приведена структурнаяэлектрическая, схема делителя,Делитель содержит четыре счетныхразряда 1-4, каждый из которых содержит элемент И-НЕ 5-8, коммутационный триггер и триггер памяти.Коммутационные триггеры выполнейы наэлементах И-НЕ 9-16, а триггеры памяти выполнены на элементах И-НЕ 1724, Входной сигнал подан на входную 40шину 25.Принцип работы делителя заключается н следующем,В исходном состоянии все триггеры памяти находятся в нулевом состоянии, а входной сигнал, поступающий по шине 25, отсутствует, равенлогическому нулю. В этом случае навыходах элементов И-НЕ 5-8, 18, 20,22, 24 - логический нуль, на выходах остальных элементов И-НЕ - логическая единица, поэтому с приходомпервого импульса срабатывает толькаэлемент И-НЕ 15, устанавливая триггер ,памяти первого разряда в единицуПосле окончания действия входного импульса на ныходе элемента И-НЕ8 появляется логическая единица, Сприходом следующего импульса срабатывает элемент И-НЕ 13, устанавливаятриггер памяти второго разряда в еди ницу, а триггер памяти, первого разряда в нуль,Для того, чтобы не сработал элемент И-НЕ 15 в момент действия сигнала после того, как триггер памяти 65 первого разряда установится в нуль,а также для обеспечения устойчивойработы элемента И-НЕ 13, его выходсоединен с входами элементов И-НЕ 8,14, 15, С приходом третьего импульса срабатывает только элемент И-НЕ15, поскольку на выходах элементовИ-НЕ 5-8 - логические нули. Поокончании действия тактирующего импульса на выходе элемента И-НЕ 8появляется логическая единица, апоскольку и триггер памяти второгоразряда находится н единичном состоянии, то на входе элемента И-НЕ 7также появляется логическая единица.Очевидно, что элементы И-НЕ б, 12,7, 14, 8, 16 работают как полусумматор, складывая единицы переноса наразряд с состоянием триггера памятиразряда, причем сигнал на выходахэлементов И-НЕ 5-8 может изменитьсялишь после окончания действия импульса.Таким образом, с приходом четнертого импульса срабатывает элемент ИНЕ 11, устанавливая триггер памятитретьего разряда в единичное состояние, а триггеры памяти младших разрядон - в нулевое, Наличие связи с выхода элемента И-НЕ на входы элементов 7, 12, 13, 15 опять препятствуетнеправильной работе делителя, Аналогично, элемент И-НЕ - 10 срабатывает лишь при наличии на выходе элемента И-НЕ б сигнала, равного логическойединице (это значит, что триггерыпамяти первых трех разрядов находятся в единице),Сигнал, равный логическому нулю,появившийся на выходе элемента И - Не10, устанавливает триггер памяти четвертого разряда н единицу, а триггеры памяти младших разрядан - в нуль.После окончания импульса на выходеэлемента И-НЕ 5 появляется сигнал,равный логической единице, а на выходах элементов И-НЕ б, 7, 8 устанавливается сигнал, равный логическомунулю. Далее счет продолжается аналогичным образом до тех пор, пока после прихода одиннадцатого импульса. нделителе не устанавливается код 1011.При этом на выходе элемента И-НЕ 7появляется логическая единица, поэтому с приходом двенадцатого импульсасрабатывает элемент И-НЕ 9, устанавливая делитель в исходное состояние,Формула изобретенияДелитель частоты на двенадцать, содержащий четыре разряда, каждый из которых содержит триггер памяти, коммутационный триггер и элемент И-НЕ, причем в первых трех разрядах единичный выход триггера памяти соединен с единичным входом коммутационного698131 триггера, единичный выход которогосоединен со входом элемента И-НЕ, анулевой выход соединен с единичнымвходом триггера памяти данного разряда, с нулевыми входами коммутационных триггеров и триггеров памятивсех предыдуших разрядов и со входомэлементы И-НЕ предыдущего разряда,выходы элемента И-НЕ первого и второго разрядов соединены с обоимивходами коммутационных триггеров соответственно второго и третьего разрядов, выход элемента И-НЕ третьегоразряда соединен с единичным входомкоммутационного триггера четвертогоразряда, единичный выход этого триг-,гера соединен с единичньм входомтриггера памяти четвертого разряда,с нулевыми входами триггеров памятии коммутационных. триггеров всех младших разрядов и со входом элементаИ-НЕ третьего разряда, а нулевой выход коммутационного триггера четвертого разряда соединен с нулевымивходами всех триггеров памяти и коммутационных триггеров делителя, о тл и ч а ю щ и й с я тем, что, сцелью повышения надежности работыустройства, нулевые выходы триггерапамяти и коммутационного триггерачетвертого разряда соединены с входами элемента И-НЕ этого разряда,авыходы элемента И-НЕ второго и четвертого разряда соединены с нулевымивходами коммутационного триггерачетвертого разряда,15 Источники инФормации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 501484кл. Н 03 К 23/02,2. Авторское свидетельство СССР Р 418982, кл. Н 03 К 23/02,06.0372.ЦЙИИПИ Заказ 6942 Тираж 1060 Подписн Филиал ППП Патент,г.ужгород, ул,Проектн

Смотреть

Заявка

2493135, 06.06.1977

ВОЙСКОВАЯ ЧАСТЬ 44388 РП

ГРЕХНЕВ ВЛАДИМИР АЛЕКСЕЕВИЧ

МПК / Метки

МПК: H03K 23/02

Метки: двенадцать, делитель, частоты

Опубликовано: 15.11.1979

Код ссылки

<a href="https://patents.su/3-698131-delitel-chastoty-na-dvenadcat.html" target="_blank" rel="follow" title="База патентов СССР">Делитель частоты на двенадцать</a>

Похожие патенты