Устройство для автоматического контроля статистической равномерности потока сигналов по скользящей выборке

Номер патента: 475626

Авторы: Берштейн, Остафин, Романкевич

ZIP архив

Текст

О П И С А Н И Е р 47626ИЗОБРЕТЕНИЯ Союз Советских Сопиалистических Республик(22) Заявлено 21.05.73 (21) 1917670/18-24 1) Ч. Кл. С 061 15/3 с присоединением заявкиГосударственный ком ите Совета Министров ССС по делам изобретений(23) ПриоритетОпубликовано 30.06Дата опубликовапп 53) УДК 681,3.519.2088.8 ллетень Ле 2 и открытий описания 13.10.7 72) Авторыизобретени71) Заявитель М. С. Берштейн, В. А. Остафин и А, М. Романкевич Киевский ордена Ленина политехнический институт50-летия Великой Октябрьской социалистической революции(54) УСТРОЙСТВО ДЛЯ АВТОМАГИЧЕСКОГО КОНТРОЛ СТАТИСТИЧЕСКОЙ РАВНОМЕРНОСТИ ПОТОКА СИГНАЛОВ ПО СКОЛЬЗЯЩЕЙ ВЫБОРКЕИзобретение относится к автоматике и вычислительной технике и может применяться для оперативного контроля работы генераторов случайных чисел, а также как элемент системы статистического контроля различных дискретных устройств,Известно устроиство для статистическои обработки результатов измерений по скользящей выборке, содержащее генератор импуль сов, коммутатор, схемы И и реверсивные счетчики.Однако это устройство не позволяет оперативно указывать наборы сигналов, нарушающие статистическую равномерность входного 15 потока сигналов, Кроме того, быстродействие такого устройства весьма ограничено, так как цикл обработки одного входного набора включает: сложение многоразрядного числа с содержимым реверсивного счетчика, вычитание 20 другого многоразрядного числа из содержимого реверсивного счетчика, запись нового числа в один из счетчиков - хранителей информации и переключение коммутатора. Это не позволяет использовать такое устройство 25 при контроле быстродействующих генераторов случайных чисел или других дискретных устройств в реальном времени,Цель изобретения - повышение быстродействия устройства, ЗО Это достигается введением в предлагаемое устройство блоков подсчета числа повторений наборов и блока запоминания запретных наборов, причем входы устройства соединены с информационными входами блоков подсчета числа повторений наборов и блока запоминания запретных наборов, выход генератора импульсов связан с входами синхронизации блоков подсчета числа повторений наборов и блока запоминания запретных наборов и через схему сИ - с входом коммутатора, выходы которого непосредственно и через группу схем НЕ соединены с первым и вторым входами группы схем И, третьи входы группы схем ссИ соединены с вторым входом схемы И и через схему НЕ - с выходом устройства, а выходы группы схем И - с входами разрешения блоков подсчета числа повторений наборов, выходы которых через многовходовую схему ИЛИ соединены с входами управления этих блоков и с первым входом двухвходовой схемы сИЛИ, второй вход которой соединен с выходом блока запоминания запретных наборов, а выход - с выходом устройства и с входом сигнализации о запретном наборе блока запоминания запретных наборов.Блок подсчета числа повторений наборов состоит пз узла регистрации повторений наборов, реверсивного счетчика, триггера управ1 О 15 20 25 30 35 40 45 50 55 60 ленпя, схем задержки, схем И, ИЛИ, прп- ех нформаопнье х)дь олока связь информаиОппьм входами узла 1)есрсц 1 ов)орел наборов, )вход разрепея перестройки блока связан с входом разрешения перестройки узла регистрации повторений наборов, входом сброса реверсивного счетчика и через первую схему ИЛИ с входом Сложение триггера управления, а второй вход первой схемы ИЛИ соединсн с входом синхронизации блока через первую схему И, второй вход которой связан с выходом Вычитаное триггера управления, вход управления блоком соединен с входом Вычитание триггера учравлеп через вторую схеу И, второй вход которой через первую схему задержки соединен с выходом узла регистрации повторений наборов, выходы триггера управления через вторую и третью схемы задер)кки связаны с входами управления реверсивного счетчика, вьход переполнения которого связан с выходом блока, а счетный вход соединен с выходом узла регистрации повторений наборов через вторую схему ИЛИ, второй вход которой через первую схему И соединен с входом синхронизации блока.Блок запоминания запретных наборов состоит из узла регистрации повторений наборов, схемы задержки и схемы И, причем информациош)ые входы узла регистрации повторений наборов связаны с информационными ьходами блока, вход синхронизации блока связан с входом разрешения перестройки узла регистрации повторений наборов, вход которого связан с выходом блока через схему И, второй вход которой через схему задержки связан с входом сигнализации о запретном наборе.На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 - блок-схема блока подсчета числа повторений наборов; на фпг. 3 - блок-схема блока запоминания запретных наборов.Предлагаемое устройство состоит из генератора импульсов 1, через схему И 2 связанного с входом коммутатора 3. Выходы коммутатора непосредственно и через схемы НЕ 4 соединены с входами трехвходовых схем И 5. Третьи входы этих схем И через схему НЕ 6 соединены с выходом устройства, Выход схемы НЕ 6 соединен также с входом схемы И 2. Выходы схем И 5 соединены с входами разрешения перестройки блоков 7 подсчета ч елаовторений наборов, информационные моды которых соединены с входами устройства, входы синхронизации - с выходом генератора импульсов 1, а входы управления - с выходом многовходовой схемы ИЛИ 8, а выходы - с входами многовходовой схемы ИЛИ 8. Выход последней через схему ИЛИ 9 соединен с выходом устройства. Второй вход схемы ИЛИ 9 связан с выходом блока 10 запоминания запретных наборов (Б 3311), вход сигнализации о запретном наборе которого соединен с выходом уе)ройства, а информационные входы - с входами устройства. Вход синхронизации блока 10 запоминания запретных наборов связан с выходом генератора импульсов 1.Блок 7 подсчета числа повторений наборов состоит из узла 11 регистрации повторений наборов (УРПН), информационные входы которого соединены с информационными входами блока, Вход разрешения перестройки блока связан с входом разрешения перестройки УРПН 11, входом сброса реверсивного счетчика 12 и через схему ИЛИ 13 с входом Сложение тритера управления 14. Второй вход схемы ИЛИ 13 связан с выходом И 15, один из входов которой подключен к входу синхронизации блока, а другой - к выходу Вычитание триггера управления 14. Выход схемы И 15 и выход УРПН 11 через схему ИЛИ 16 связаны с счетным входом реверсивного счетчика 12. Выход УРПН 11 соединен также через схему задержки 17 и схему И 18 с входом Вычитание триггера управления 14, выходы которого через схемы задержки 19 и 20 соединены с входами управления реверсивного счетчика 12, Второй вход схемы И 18 связан с входом управления блока, а выход переполнения реверсивного счетчика 12 связан с выходом блока.Блок запоминания запретных наборов (БЗЗН) 10 состоит из УРПН 21, информационные входы которого связаны с информационными входами блока, а вход разрешения перестройки - с входом синхронизации блока, Выход УРПН 21 через схему И 22 связан с выходом блока, Второй вход схемы И 22 через схему задеркки 23 связан с входом сигнализации о запретном наборе. Предлагаемое устройство работает следующим образом.Каждый рабочий такт начинается с приходом входного набора сигналов на все УРПН. Если в ( - 1)-м такте а выходе устройства не был выработан сигнал Блокировка, то к началу 1-го такта элементы предлагаемого устройства находятся в следующем состоянии. На реверсивных счетчиках 12 зафиксированы числа, отра)кающие количество повторений различных входных наборов. Эти числа находятся в пределах от 0 до К - 1, Триггеры управления 14 находятся в состоянии Сложение. Каждое УРПН 11 настроено на регистрацию повторений одного из возможных входных наборов. Коммутатор 3 выдает сигнал на двух выходах, открывая одну из схем И 5. Схема задержки 23, время задержки которой т) соответствует длине одного рабочего такта, е открывает в -) такте схему И 22, так как ) (г - 1) -м такте сГал; Б,Окировка не было. УРГ 1 Н 21 настроено на набор, которьш приходил последни), но, даже если этот набор повторится, сигнал на выходе БЗЗН 10 пе гоявгся, ак как схема И 22 закрыта.Последовательность срабатывания элемепго гетропгтва слс;ОоПа.В момент начала такта на входы УРП 11 приходит набор сигналов. Предположим, что этот набор совпадает с тем, на который настроено т-е УРПН. Тогда на его выходе чсрсз п; ГЕ; - время задержки сигнала в логической схеме) появляется сигнал ц через схемы ИгИ 16 поступает па счетный вход реверсивного счетчика. Если к этому моменту на счетчике зафиксировано число К - 1, то, пройля по пепи сквозного переноса счетчика, сигнал через 1,- Оо;К проявляется на выхоче переполнения реверсттвного счетчика ц, пройдя через две схемы ИгИ 8 и 9, образует сигнал Блокировка на выходе предлагаемого устройства через 1 тг(и+одК - 3) после появления набора сигналов на входе устройства. Все остальное время до конца такта неолходимо для того, чтобы привести устройство в исходное пологенте. Через Ь,(тг+ОПК41 после нячя ча татта срабатывает генератор импульсов 1. Этого времени достаточно, чтобы сигнал отсутствия блокировки, если он выработался, одновременно с сигналом от генератора импульсов достиг схемы И 2 и открыл ее, чтобы,лять возможность клмхтутатору подготовит;ся к открыванию след. юшгй семы И 5.Коммутатор выполнен цл основе кольцевого сдвигаонего регистра. в которой злнесгня кл чова я ком бцн яттця, слл гретатпя я .Чполя и ,чве едттнцць В смежных пази чях. Б,тя Голл) я ЭТОМУ КОММУтатОП В тСЧГНЦЕ ВРЕМЕНИ Гт, НЕ- лбхолимогл лля пгцеглрячцвацця его т - 11- гл трттггеття, открывает -ю схею И 5, а затгм мгновгшю гдреоряс влет спгпял ця т - 1-то схею И 5. Это прлисхочит к нлчяследуюцтггл (1+1)-гл такта, если в 1-х также не шяцяботятт сигнал Блокировка. В этл кг время и при этом же условии происходит перестройка на нзбор, приптедший в 1-м татте. т-го УРПН, на вхоч вязретиения перестройки которого через открытую схему И 5 поступает сцгня,ч лтсхтствия блокццовти. Таким образом, Обтпля длина рабочего такта в этом случае составляет-1- .,г гт -ь 1 ог К51 Олновремгннл с перекч тентем коммутатора и перестрлтттлтт УРПН ревепсцвный счетчик ве,чттчивает свое показание на 1. Состояние тпиггера упплвчнця 14 не меняется, так кзк при отсутствии сигнала Бчлкировка схема И 18 остадтся злкпьттой. Итак, в елчае отсутствия сигналя Бллкиловтя в -м такте ПРЕДЛаГаЕ.тОЕ СТттлйСТВО К КОНЦУ таКта ПОЧ- ностью готово к пртчему лчеречногл нябора.Ряссмлтптг более счлжныц случай. тогля сигнал Блокттрлвкл в -м такт. вьтлабятьтзяется. Тлглз на вхоче схемь НЕ 6 сигнл,ч нг пров,лягте. схемь, И 2 ц 5 нг откпьтвяются, и переключение клхтхтутяторя и перестрлтткл т-гл УРПН не пГтлттсходят. Но открьтвяется схема И 18, и сигнал с выхода УРПН, зачержанный с помошью схемы задержкт 17 на время т необходимое для тото.чтоо 1 сттт нал с гыходагхтЦ И 8схемы И 18, постут 1 лст ттз вхлч Вычтттаттттстрпггсра мправлсттття 1т.=- (Оо, К+2) 1 5 10 15 20 25 30 3540 45 50 55 60 65 Таким образо.,. пгелчягяемле х стрлцствл ОСХШЕСтВЧЯЕт ОПГтлтттВНт.ттт КОНТПЛЛЬ СоотнгтСтВИЯ ХаРаКтЕРттгтттК ВХОЛНЛгл ПотОКа Снгизлов равномерному ц с плмл и то сцгцл,тя Блокировка укязывзет нябо ы сцгттяллв, нарушающие рявнгхтегтнлсть рлсцпглгленця входного потока сцгттз,чов. Прц этлх некоторая вьтборка из Л результатов набчтоленття вхллн.тх сигналов считается не соответствующей равномерною распределению, если в пей какой- либо набор встречается бл.чее. чем К раз. Наличие этих триггеров управления обусловлено тем, что по условиям работы устройства входные наборы. вызыватоццте сигнал Блокттровка, не должны учитываться в показаниях реверсивных счетчиков, и, следовательно, из показаний тех ргвгрсттвных счет тттклв, на которые в -х такте поступил сигнал, необходимо вычесть 1. В дальнейшем чсрез .т 1 слабатывает певерсцвньш счет 12, я через 2 изменяется состояние трцггс ря управлс нця. Через тт=2 тг. отключаются схемы сухтхтттрлвания п подтлючатотся схемы вьтчцтлцця в реверсивном счетчцкс, Задержка ня т;, получаемая в схемах зллгржкц 19 и 20, необходима для того, чтобы все тцчггепт,т гтгвгвсттвного счетчика успелтт перевернуться. Таким Образом, т оня -го такта ня ревсрсттвнтях с 1 тгтчиках, соответствующих тем УРПН, котои те сраооталц в ппотплом такте, зафиксирована лишняя г,чттттттття, а цх тгцггр.т уттрявленпя нахочятся в состлянцц Вычитан.н. Когля в- - 1-ч тактг ст 1 ятблтттвл т гсцдрятлл цзтпхльсов 1, сгл сгнал чгргз лткрттт 1 тг схетт.т И 5 и И,И 16 ттостмпягт ттл вхлчы ргвецсцвных стетчтОв т тычттлгт лцпттттотл с,чиниту. Олновр мгнттсь итойля 1 тет 1 гз схс мх Иг 1 И 13, этот сцгцлл ттгргвлчцт триггер уцраВЛЕНця В Слгтояицс С, Ожснцс . и К МСЧтЕНТ НЛЧаЛя т,1-ГЛ ТЗКТЛ тггтттойгтяо Штлвл лкззьтвлггс в цсхочнлм сстстлттнцт. Ппц этом, гслц вг- -т-х тлктд пр.тхли г цлблт), Отличный От поступттвптггл В - такте, л ггл восппцпцмяют и обрабатывают свлц УРПН и реверсттвньтс с тгттцкп. Ест ж пппхолттт снова тот кг наблг 1. то гтеверсцвчтт счстчцкц. гтзботявтцттг в ппг,т.тлутцем тлктс. цс млгт гырабятьтвать сигнал пегтгпл,чнгнця ттх ттепт образован я пе "сносов отключена трцгггплм мпгтавчентт 1, и схехтя И 18 лг ястся ззклтттой. В этом счмтлг ттмнтцтттл вьтглблткц сигналя Блотгцровкя берет на ссбя БВВН тт. который вычагт этот сцгнзл ня вхлч схемыИТ 1 И 9,Во всех случаях, ксгя гттгня.т сл схеты И 5 плзпешяет пепестрлйту УРПН, олттлвргм и- но пвоисхочцт сбгос соответствутотцего левепсивного счетчика, а его тлцггер хпрявченттт хстянав,чивается в состояние Сложение.Предмет изобретения 1, Устройство для автоматического контроля статистической равномерности потока сигналов по скользящей выборке, содержащее генератор импульсов, коммутатор, схемы И и реверсивные счетчики, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены блоки подсчета числа повторений наборов и блок запоминания запретных наборов, причем входы устройства соединены с информационными входами блоков подсчета числа повторений наборов и блока запоминания запретных наборов, выход генератора импульсов соединен с входами синхронизации блоков подсчета числа повторений наборов и блока запоминания запретных наборов и через схему И - с входом коммутатора, выходы которого непосредственно и через группу схем НЕ соединены с первым и вторым входами группы схем И, третьи входы группы схем И соединены с вторым входом схемы И и через схему НЕ - с выходом устройства, а выходы группы схем И - с входами разрешения блоков подсчета числа повторений наборов, выходы которых через многовходовую схему ИЛИ соединены с входами управления этих олоков и с первым входом двухвходовой схемы ИЛИ, второй вход которой соединен с выходом блока запоминания запретных наборов, а выход - с выходом устройства и с входом сигнализации о запретном наборе блока запоминания запретных наборов.2. Устройство по п, 1, отл ича ющееся тем, что блок подсчета числа повторений наборов состоит из узла регистрации повторений наборов, реверсивного счетчика. триггера управления, схем задержки, схем И,ИЛИ, причем информационные входы блока связаны с информационными входами узла регистрации повторений наборов, вход разрешения перестройки блока связан с входом разрешения перестройки узла регистрации повторений наборов, входом сброса реверсивного счегчика и через первую схему ИЛИ с входом Сложение триггера управления, а второй вход первой схемы ИЛИ соединен с входом синхронизации блока через первую схему И, второй вход которой связан с выходом Вычитание триггера управления, вход управления блоком соединен с входом Вычитание триггера управления через вто рую схему И, второй вход которой черезпервую схему задержки соединен с выходом узла регистрации повторений наборов, выходы триггера управления через вторую и третью схемы задержки связаны с входами управления реверсивного счетчика, выход переполнения которого связан с выходом блока, а счетный вход соединен с выходом узла регистрации повторений наборов через вторую схему ИЛИ, второй вход которой через 25 первую схему И соединен с входом синхронизации блока.3. Устройство по и. 1, отличающееся;ем, что блок запомпнзни запретных наборов состоит из узла р.гистрации повторений 30 наборов, схемы задержки и схемы И, причем информационные входы узла регистрации повторений наборов связаны с информационными входами олока, вход синхронизации олока связан с входом разрешения пере стройки узла регистрации повторений наборов, вход которого связан с, выходом блока через схему И, второй вход которой через схему задержки связан с входом сигнализации о запретном наборе.

Смотреть

Заявка

1917670, 21.05.1973

КИЕВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. 50-ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬСКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ

БЕРШТЕЙН МИХАИЛ СЕМЕНОВИЧ, ОСТАФИН ВИКТОР АНТОНОВИЧ, РОМАНКЕВИЧ АЛЕКСЕЙ МИХАЙЛОВИЧ

МПК / Метки

МПК: G06F 17/18

Метки: выборке, потока, равномерности, сигналов, скользящей, статистической

Опубликовано: 30.06.1975

Код ссылки

<a href="https://patents.su/6-475626-ustrojjstvo-dlya-avtomaticheskogo-kontrolya-statisticheskojj-ravnomernosti-potoka-signalov-po-skolzyashhejj-vyborke.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для автоматического контроля статистической равномерности потока сигналов по скользящей выборке</a>

Похожие патенты