Устройство для цикловой синхронизации

(55 Н 04 3 ОПИСАНИЕ ИЗОБРЕТЕН АТЕНТ 3, Бюл. М 33 - 36альный научноут связийн Д,А., Рахманальный научнотут связи овате(54) УСТРОЙС РОНИЗАЦИИ (57) Испольэо ской связи, в ловой синх я циклОвОй Синх ние; в технике электричетности в устройствах цикнизации, в цифровых Комитет Российской Федерации о патентам и товарнымзнакам(21) 502219 (22) 16,12,9 (46) 07,09,9 (71) Центр ский инстит (72) Бурште (73) Центр ский инсти телефон н ы х системах. Сущность изобретения: устройство содержит распределитель 1 импульсов, вход 2 тактовых импульсов, выход 3 тактовых последовательностей импульсов, триггеры 4 и 6, элемент НЕ 5, информационный вход 7, выход 8 сигнала цикловой синхронизации, формирователь 9 сигнала позиции ожидания синхронизма, элементы И-НЕ 10 и 11. элементы ИЛИ-НЕ 12 - 14, интегратор 15. Цель - повышение точности цикловой синхронизации за счет уменьшения влияния слоев цикловой синхронизации в информационном сигнале, 4 ил.Изобретение относится к технике электрической связи. в частности к устройствам цикловой синхронизации, и мокег быть использовано в цифровых телефонных системах,Цель изобретения - повышение точности цикловой синхронизации путем уменьшения влияния сбоев цикловой синхронизации в информационном сигнале.На фиг.1 представлена структурная электрическая схема устройства для цикловой синхронизации; на фиг,2 - распределительь импульсов; на фиг.3 - формирователь сигнала позиции ожидания синхронизма; на фиг.4 - интегратор,Устройство для цикловой синхронизации содержит распределитель 1 импульсов, вход 2 тактовых импульсоо, выход 3 тактовых последовательностей импульсов, первый триггер 4, элемент НЕ 5, второй триггер 6, информационный вход 7, выход 8 сигнала цикловой синхронизации, формирователь 9 сигнала позиции ожиданил синхронизмэ, первый и второй элементы И-НЕ 10 и 11, первый - третий элементы ИЛИ-НЕ 12-14, интегратор 15,Распределитель 1 импульсов содеркит первый и второй триггеры 16 и 17, счетчики 18 и 19. первый и второй эпементь, ИЛИ-НЕ 20 и 21, элемент ИСКЛОЧАЮЩЕЕ ИЛИ 22,Формирователь 9 сигнала позиции синхрониэмд содержит элемент ИЛИ-НЕ 23. первый и второй триггеры 24 и 25.Интегратор 15 содержит элементы ИЛИ-НЕ 27 и 28, диоды 29 - 32, резисторы 33-36. конденсатор 37, общую шину 38.Устройство для цикловой синхронизации работает следующим образом,Устройство может находитьсл в одном из двух режимов; слежение за синхронизмом и поиск синхроимпульса.В режиме слекения эа синхронизмом триггер 4 находится в единичном состоянии, При этом на выход 8 сигнала цикловой синхронизации поступает сигнал "Индикатор состояния синхронизма" вместо сипэпа "Ошибка синхронизма", поступдощего в состоянии логического нуля. Сигнал с прямого выхода триггера 4 поддетсл также нд элемент ИЛИ-НЕ 12, обеспечивэ формирование на его выходе уровня логического нупл. Уровень логического нуля с выхода эп ле та ИЛИ-НЕ 12 поступает на второй вход распределителя 1 импульсов и не препятствует его рэбо е, На первый вход рэспределителл 1 импульсов по входу 2 подаотсл тактовые импульсы, что обеспечивает форл;ирование на его выходах сетки частот тактовых последовательностей илпульсов,5 10 15 20 25 30 35 40 45 50 55 подаваемых нэ выход 3 тактовых последовательностей импульсов, Тактовые последовательности импульсов с третьего - шестого выходов распределителя 1 импульсов подаютсл на входы элемента И-НЕ 10, а тактовые последовательности импульсов с третьего, седьмого и восьмого выходов распределитепл 1 импульсов - нд входы элемента И-НЕ 11, Выходные сигналы элементов И-НЕ 10 и 11 и тактовая последовательность импульсов с первого выхода распределителя 1 импульсов поступают на формирователь 9 сигнала позиции ожидания синхроимпульса. Активное состояние сигнала позиции окидания синхроимпульса формируетсл в то время, когда тактовая последовательность импульсов с первого выхода распределителя 1 импульсов находится в состоянии логического нуля, а тактовые последовательности на его других выходах - в состоянии логической единицы. Сигнал позиции ожидания синхроимпульса (активое состояние логической единицы) поступает нэ вторье входы элементов ИЛИНЕ 13 и 14, на первые входы которых подаются сигапы с прямого и инверсного выходов триггера 6, Выходные сигналы эленепои ИЛИ-Н Е 13 и 14 оступаот соответственно нэ входы установки нуля и единицы триггера б. Бо время активного состояния сигнала нэ выходе формировэтепл 9 сигнала позиции ожидания синхроил 1 пульса элементы ИЛИ-НЕ 13 и 14 формируот уровень логического нуля, котор 1 не препятствует работе триггера б по информационному входу и входу синхронизации, На информационный вход триггера 6 поступает информационный сигнал по информационнолу входу 7, а на его вход синхронизациитактовый сигнал - по входу 2 тановых илпульсов, Триггер 6 фиксирует состояние ин 4 орлационного сигнала во время активности сигнэпа позиции окидднил синхроимпульса. Когда сигнал позиции ожидания синхроимпупьсэ переходит в пассивное состолние, то и зэгисимости от того, в каком состолнии нэходитсл в этот момент триггер 6, нд выходе элемента ИЛИ-НЕ 14 или 13 возникает уровень логической единицы, который овстугэет нэ вход установки нуля или вход устаовки единицы триггера б и блокирует его работу по информационному входу и в,оду с. кроэдции. Тэк, если триггер б находптсл в сосголнии логической единицы, то уровень логического нупл, поступаощий с его инвврсого выхода на первый вход эпел 1 енга ИЛИ-НЕ 14, приводит к полвлеию нэ его выходе уровни логической единицы. Уровень логической единицы с выхода эпмента ЛЛЛ-НЕ 14 поступая навход установки диниць триггера 6, цгдтвержддет текущее состояние триггерд 6(уровень логической единицы нд п ряглцм выходе) и фиксирует это состояние до перехода в активное состояние синдла позиции ожидания синхроимпульсд. Сигналы с прямого и инверсного выходов триггера б поступают нд третий и четвертый входы интегратора 15, на первый и второй входь которого подаются сигналы соответственно с прямого и инверсного выходов триггера 4. Состояние сигналов на входах интегратора 15 определяет постоянную времени его разряда и постоянную времени его заряда, В режиме слежения эа синхронизмом на первом входе интегратора 15 имеется уровень логической единицы, а на втором входе - уровень логического нуля. Если на позиции ожидания синхроимпульса в информационном сигнале на вход 7 поступила логическая единица, триггер 6 зафиксировал состояние логической единицы, на третий вход интегратора 15 поступает уровень логической единицы, а на четвертый вход - уровень логического нуля, В этом случае осуществляется медленный подзаряд интегратора 15. Если на позиции ожидания синхроимпульса принята посылка логического нуля, то на третьем входе интегратора 15 потвляется уровень логического нуля, а нд четвертом входе - уровень логической единицы. При этом осуществляется разряд интегратора 15, Постоянная времени разряда интегратора 15 в этом режиме должна обеспечивать его разряд ниже порогового значения эа время. равное трем-четырем периодам следования синхроимпульсов, Выходной сигнал интегратора 15 поступает на информационный вход триггера 4, на вход синхронизации которого подается сигнал опроса, период которого равен периоду повторения синхроимпульса. Сигнал опроса формируется путем инвертирования элементом НЕ 5 тактовой последовательности импульсов, формируемой на первом выходе распределителем 1 импульсов, Если в момент опроса уровень сигнала на ин(орглдционном входе триггера 4 превышает пороговое значение, то триггер 4 сохрдняет свое состояние, сигнал на выходе 8 сигнала цикловой синхронизации остается в состоянии логической единицы, а сигнал на прямом выходе триггера 4 - в состоянии логического нуля, что соответствует режиму слежения за синхронизмом. Если в могент опроса уровень сигнала на информационном входе триггера 4 оказывается меньше порогового значения, триггер 4 перейдет в состояние логического нуля, выходной сигнал - в состояние логического нуля, д сигнал 10 15 20 25 30 35 40 45 50 55" ц 1 л Р кц.,Г 131 лц цс ;й едццы, 11жигу ц,сд сц .риглгч сд. 11" :к си. рон 1 зглд сос тоо,с ;ц 3 и в инфцрк:цоноги Ги нд, Р нкс;ну ъ . у. лярнц ццреддетс гцГ лкд ли ег цй д- ниц, и соответствуод.гл фдзирцвднии распределителя 1 имцульсог. Г 1 ри зтогл со отноеие цостоянх вреглени заряда и рдзрдд интегрдторд 15режике сгежвния за сицхроцизмом обесц.чвдег поддержание урцвця выходного сигнала вьше порогового значения цри частоте сбоев снхГпипульса 1/6 . 1/Я.Б режиме поискд синхронизма на третий ваод элегента ИЛИ-НЕ 12 поступает уровень логического нуля с прягогс выхода триггера 4, Нд второй и четвертый входы элеметд ИГ 1 И-НЕ 12 поступдкт сигналы с вьходом сооветственно элементов И-НЕ 10 и 1, д д цервьй вход первого элемента ИЛИ Е 12 - информационный сигнал с информдционного входа 7. Когда нд выходах элементов И-НЕ 10 и 11 присутствует уронеь логического нуля, д в информдционногл сигнале будет принята посылка логического нул, то нд выходе элемента ИЛИ -НЕ 12 возникнет уровень логической единицы, который поступит нд второй вход распределителяя 1 импульсов, Г 1 остроение рдсгределителя 1 иглпульсов обеспечивает его остановку при постуглении сигндлд остановки только в том случде, если тактовая последовдтсльность нд гервом выходе находится в состоянии логического нуля, что соответствует позиции ожидания синхроимпульсд, Тдким обрдзогл, если нд позиции ожидания синхроимпульсд будет принята посылка логического нуля, то распределитель 1 импульсов обесцечивдет его остановку в состоянии 0 (3/1) 1111111 (3/23/8). Такое состояие будет продолжаться до появлеи первой посылки логического нуля в информдционногл сигнале, Появление посылки логической единицы в информационном сигдле приведет к формированию уровн логческого нуля на выходе элемента И.г 1 И 11 Е 12, сигзл останов.и рдспределител 1 иглпульсов перейдт в пассивное состоян е, распределит.ль 1 импульсов начнет работ;ть, приняв гозицио, нд которой поступиа посылка логической единицы, По истечсчии периода следования синхроимпульсд нд вьходе форглировдтеля 9 сиГнала гози окидац 1 я синхромцул,с, цоявляетс ситдл "Позиция ожидания синхроиглпульс.-" Если в инфорг щионногл сигнале в это вр. .цсстуцит посылка логи н скц единиц, т. трггер б перейдет в состояние логц,. кос единицызс 1 кс 1 рует ЭТО СО55 стояние, Интегратор 15 нэчнет эдряждгься, Постоянная времени заряда интегратора 15 в этом режиме обеспечивает заряд интегратора 15 до порогового значения зд эреля, равное трем-четырем периодам следования синхроимпульса. Если в информационном сигнале в это время поступит посылка логического нуля, то триггер 6 перейдет в состояние логического нуля, интегратор 15 быстро разрядится, так как постоянная Времени разряда в этом режиме менее 1/8 периода повторения синхроим пульса, произойдет остановка распределигеля 1 импульсов до появления очередной посылки логической единицы в информационном сигнале, Если на позиции ожидания синхроимпульса в трех-четырех последоод 1 ельных циклах будет принята посылка логической единицы в информационном сигнале, то заряда интегратора 15 превысит пороговое значение, а по сигналу опроса триггер 4 перейдет в состояние логической единицы, а устройство - о режим слежения зэ синхронизмом,В распределителе 1 импульсов с целью сокращения задержек первые две ступени деления собраны нэ триггерах 16 и 17 и элементе ИСКЛОЧАЮЩЕЕ ИЛИ 22 по синхронной схеме. Дальнейшее деление осуществляется счетчиками 18 и 19, также соединенными по синхронной схеме и использующими в качестве входного тактового сигнала выходной сигнал триггерд 17. В качестое сигнала ускоренного переноса для счетчика 19 используе =я выходной сигнал элемента И - НЕ 10, Элементы ИЛИ-НЕ 20 и 21 образуют схему остановки распределителя 1 импульсоо, При появлении сигналд останооки на выходе элемента ИЛИ-НЕ 12 (уровень логической единицы) нд информационные входы триггеров 16 и 17 с выходов элементов ИЛИ - НЕ 20 и 21 поступает уровень логического нуля, что приводит к остановке этих триггеров в состояние, когда на их прямых выходах формируется уровень логической единицы,Формирователь 9 сигнала позиции ожидания синхроимпульса обесцчиодет формирование импульса положительной полярности длительностью в один период тактового сигнала. поступдюгцего по входу 2 тактовых импульсов. Поступление уровня логического нуля на осе входы злелнтд ИЛИ-НЕ 23 приводит к появлению нд его выходе уровня логической единицы, Положительный перепад, возникший нд выходе элемента ИЛИ-НЕ 23. г 1 оступлет нд вход синхронизации 1 риггера 24, нд информдци- ОННЫЙ ВХОД КотоРОГО ПОСТУПДЕТ УРОВЕНЬ ЛО- гической единицы и устдндолиолет его о г 10 15 20 25 30 35 40 45 50 состояние логической единицы. С прямого выхода триггера 24 уровень логической единицы поступэег нд информационный оход триггера 25, который устанавливается в состояние логической единицы по тактовому сигналу, ггоступдющему с охода 2 тактовых импульсоо на его вход синхронизации, С выхода триггера 25 уровень логической единицы поступает на вход установки нуля триггера 24, который переходит о состояние логического нуля.В интеграторе 15 о режиме слежения за синхронизмом на первый вход элемента ИЛИ-НЕ 27 подается уровень логической единицы с прямого выхода триггера 4, а нд первый вход злелента И-НЕ 28 - урооень нуля с инверсного выхода триггера Л. При этом на онходе элемента ИЛИ НЕ 27 устанэвлиоэется уровень логического нуля, д на выходе элемента И-НЕ 28 - уровень логической единицы, Если с прямого выхода триггера б подается уровень логической единицы, то осуществляется заряд конденсатора 37 через резистор 33. Диод 29 о этом случае отсрыт. а диоды 30-32 закрыты. Если с прямого оыходэ триггера 6 подается уровень логического нуля, то происходит разряд конденсатора 37 через резистор 34. Диод 30 при этом открыт, а диоды 29, 31 и 32 закрыты,В режиме поиска синхроимпульсд сиг-. нал нэ первом входе элемента ИЛИ-НЕ 27 ндходи 1 ся о состоянии логического нуля, а сигнал на первом входе элемента И-НЕ 28о состоянии логической единицы, Если сигнал нд прямом выходе триггера б находится о состоянии лог ической единицы, то на выходе элемента ИЛИ-НЕ 27 формируется уровень логической единицы и конденсатор 37 заряжается через резистор 35 и дополнительно через резистор 33. При этом диоды 30 и 32 закрыты, а диоды 29 и 31 огкрыты, Если синал на прямом выходе триггера б ндходится о состоянии логического нуля, то нд оыходе элемента И-НЕ 28 4 ормируется уровень логического нуля и происходит быстрый разряд конденсатора 37 через резистор 36, При этом диоды 29 и 32 о 1 крыты, а диоды 30 и 31 закрыты, Поскольку величина сопротивления резистора 33 на порядок больше величины сопротивления реэистороо 34 и 35, то его влиянием можно пренсбречь. Формула изобретенияУСТРОИСТОО ДЛЯ ЦИКЛОООй СИНХРОНИЗдц и, содержащее первый и второй триггеры,элемент НЕ, осход которого подключен кВходу СИН "рОНИЗдцИИ ПрООО трИГГЕра, ат,.кже р определитель имцульсоо, пер2000670 Риг, 2 вый вход которого является входом тактовых импульсов устройства, а выходы распределителя импульсов являются выходами тактовых последовательностей импульсов, о т л и ч а ю щ е е с я тем, что введены 5 первый, второй и третий элементы ИЛИНЕ, первый и второй элементы И-НЕ, формирователь сигнала позиции ожидания синхрониэма и интегратор, выход которого подключен к информационному входу пер вого триггера, прямой выход которого является выходом сигнала цикловой синхронизации и подключен к первому входу интегратора и третьему входу первого элемента ИЛИ-НЕ, первый вход которого 15 соединен с информационным входом второго триггера и является информационным входом устройства, входом тактовых импульсов которого является первый вход распределителя. соединенный с входом 20 синхронизации второго триггера, прямой и инверсный выходы которого подключены соответственно к первым входам второго и третьего элементов ИЛИ-НЕ, а также к третьему и четвертому входам интегратора, 25 к второму входу которого подключен инверсный выход первого триггера, при этом инверсный выход первого элемента ИЛИ-НЕ подключен к второму входу распределителя импульсов, первый и второй выходы которого подключены к первым входам соответственно формирователя сигнала позиции ожидания синхронизма и второго элемента И-НЕ, а третий, четвертый, пятый и шестой выходы распределителя импульсов подключены через первый элемент И-НЕ к вторым входам формирователя сигнала позиции ожиданля синхронизма и первого элемента ИЛИ- НЕ, а также к третьему входу распределителя импульсов. седьмой и восьмой выходы ко 1 орого подключены соответственно к второму и третьему входам второго элемента И-НЕ, инверсный выход которого подключен к четвертому входу первого элемента ИЛИ-НЕ и третьему входу формирователя сигнала позиции ожидания синхронизма, выход которого подключен к вторым входам второго и третьего элементов ИЛИ - НЕ, инверсные выходы которых подключены соответственно к входу установки нуля и входу установки единицы второго триггера. причем восьмой выход распределителя импульсов подключен к входу элемента НЕ.000670 оставитель Г.Лерантовичехред М,Моргентал орректор Л.Ливрин вдактор А,Купрякова Тираж Подписное НПО "Поиск" Роспатента 113035, Москва, Ж, Раушская наб., 4/5