Преобразователь угла поворота вала в код

(51)5 Н 03 М ОПИСАНИЕ ИЗС)БРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ е бюро геИ нститута ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(71) Специальное конструкторскоофизического приборостроениягеологии им.акад.И.М.Губкина(56) Авторское свидетельство ССМ 1035629, кл, Н 03 М 1/64, 1982(54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТАВАЛА В КОД(57) Изобретение относится к автоматике ивычислительной технике и может быть исИзобретение относится к автоматике и вычислительной технике и может быть использовано в информационно-измерительных системах для построения аналого-цифровых преобразователей угловых перемещений,Цель изобретения - упрощение преобразователя,На фиг, 1 показана структурная схема предлагаемого устройства; на фиг, 2 - временные диаграммы его работы,Преобразователь угла поворота вала в код содержит (фиг,1) сел ьсин 1, вход которого подключен к выходу источника 2 напряжения питания и к опорному входу блока 3 грубого отсчета (БГО), а выходы соединены с информационными входами коммутатора 4 и БГО, группа выходов которого соединена с управляющими входами коммутатора, выход которого подключен к информационному входу блока 5 памяти и к входу первого компаратора 6, выходы которого соединены пользовано в информационно-измерительных системах для построения аналого-цифровых преобразователей угловых перемещений. Цел ью изобретения я вля ется упрощение преобразователя, С этой целью в преобразователе угла поворота вала в код, содержащем сел ьсин, источник напряжения питания, блок грубого отсчета, коммутатор, блок памяти, два компаратора, элемент ИЛИ, шесть элементов И, пять триггеров, генератор импульсов, три счетчика, фазоинвертор, изменены связи между элементами, благодаря чему сохраняются все основные параметры преобразователя при меньшем количестве входящих в него элементов. 2 ил,с входами элемента ИЛИ 7 и первого триггера 8, прямой выход 0 которого соединен с первыми входами первого 9 и второго 10 элементов И, а инверсный выход 0 - с первыми входами третьего 11 и четвертого 12 элементов И, генератор 13 импульсов, выход которого подключен к вторым входам Ь второго и третьего элементов И и к счетному входу второго триггера 14, прямой выход 1 Я которого подключен к вторым входам пер, вого и четвертого элементов И, первый счетчик 15, информационные входы (входы сложения и вычитания) которого соединены с выходами первого и третьего элементов И, ф а выход - с третьим входом третьего элемента И и с первым входом пятого элемента И 16, выполненного с инверсным выходом (т.е, в виде элемента И-НЕ), второй счетчик 17, информационные входы которого соединены с выходами четвертого и второго элементов И, а выход - с третьим входом второго элемента И и с вторым входом пято 174126310 30 35 40 50 55 го элемента И, выход которого подключен к управляющему входу блока памяти, третий триггер 18, первый вход О которого является управляющим входом преобразователя "Пуск", второй вход С подключен к прямому выходу первого триггера, инверсный выход - к управляющему входу К первого счетчика, а прямой выход - к первому входу О четвертого триггера 19, второй вход С которого подключен к инверсному выходу первого триггера, а инверсный выход - к управляющему входу второго счетчика, и фазоинвертор -20, сигнальный вход которого подключен к выходу источника напряжения питания, управляющий вход - к соответствующему выходу ЕГО, а выход - к первому входу второго компаратора 21, второй вход которого подключен к выходу блока памяти, третий (стробирующий) вход - к выходу пятого элемента И, а выход - к первому входу 5 пятого триггера 22, второй вход Я которого соединен с выходом элемента ИЛИ, а прямой выход - с первым входом шестого элемента И 23, второй вход которого подключен к выходу генератора импульсов, а выход - к информационному входу третьего счетчика 24, управляющий вход которого соединен с инверсным выходом четвертого триггера, а выход является выходом младших разрядов преобразователя,Устройство работает следующим образом.Напряжения О 1,02 Яз вторичных обмоток сельсина 1 поступают на блок 3 грубого отсчета. Этот блок в зависимости от знака фазы указанных напряжений относительно напряжения Оп питания сельсина, снимаемого с выхода источника 2, формирует, вопервых, код К 1 грубого отсчета угла поворота О ротора сельсина, который изменяется с дискретностью ЛО=К 60 (где К=О,1,25) и является кодом старших разрядов преобразователя (на фиг.1 не показан), во-вторых, сигналы управления коммутатором 4, который подключает к входу компаратора 6 одно из фазных напряжений сельсина В (в 1 и 4 сектантах В=01, во 2 и 5 В=Оз, в 3 и 6 В=02), в-третьих, сигнал управления фазоинвертором 20, который в зависимости от номера сектанта инвертирует напряжение Оп питания или пропускает его на вход компаратора 21 без изменения полярности, что необходимо для обеспечения синфазности напряжений В и Оп, где Оп - напряжение на выходе фазоинвертора (фиг,2 а),В исходном состоянии устройства триггеры 18,19 и 22 находятся в положении "0", счетчики 24,15 и 17 заблокированы (принудительно установлены в нуль) потенциалом высокого уровня, соответствующего уровню логической "1", с инверсных выходов триггеров 18 и 19 (фиг.2 г,к). Триггер 14, выполняющий функции делителя частоты 6 тактовых импульсов генератора 13 на два, поочередно перебрасывается из одного положения в другое этими импульсами, а триггер 8 - выходными импульсами компаратора 6, срабатывающего в моменты времени, соответствующие переходу напряжения В из отрицательной области в положительную (фиг, 2 д) и обратно (фиг. 2 е),Процесс измерения начинается с момента подачи разрешающего потенциала "1" на управляющий вход "Пуск" устройства (фиг.2 б), при этом ближайшим перепадом потенциала "0-:1" (Я) с прямого выхода триггера 8 (фиг, 2 з) триггер 18 устанавливается в положение, соответствующее уровню потенциала на его О-входе, т.е, в положение "1", при котором на его прямом выходе потенциал "1 "(фиг,2 в), а на инверсном - потенциал низкого уровня, соответствующего уровню логического "0" (фиг. 2 г). Потенциал "1" с прямого выхода триггера 18 подается на О-вход триггера 19, подготавливая его, а потенциал "О" с инверсного выхода - на управляющий вход реверсивного счетчика 15, разблокируя его, с этого момента времени (о) укаэанный счетчик готов к подсчету импульсов тактовой частоты, Поскольку данный момент времени приходится на начало очередного прямоугольного импульса с прямого выхода триггера 8 (фиг, 2 з), оказывается открытым элемент И 9, который пропускает выходные импульсы триггера 14 с частотой тт/2 на информационный вход сложения реверсивного счетчика 15 (фиг.2 л),Этот счетчик работает в режиме "Сложение импульсов" в течение интервала времени, пропорционального длительности первого полупериода напряжения В (реверсивный счетчик 17 остается пока блокированным потенциалом "1" с инверсного выхода триггера 19, фиг.2 к).В момент времени, соответствующий переходу этого напряжения из положительной области в отрицательную (фиг,2 а), импульс с соответствующего выхода компаратора 6 (фиг, 2 е) устанавливает триггер 8 в положение "0", при котором на прямом выходе триггера потенциал "0" (фиг.2 з), а на инверсном - потенциал "1" (фиг,2 и), Перепадом потенциала "0 1" (Я) с инверсного выхода указанного триггера триггер 19 устанавливается в положение "1" (т,к. на его 0-входе присутствует потенциал "1" с прямого выхода триггера 18, фиг, 2 в) и потенциал "О" с его инверсного выхода (фиг. 2 к)снимает блокировку счетчиков 17 и 24, С установкой триггера 8 в положение "0" элемент И 9 закрывается (прекращая доступ тактовых импульсов с частотой 1 т/2 на информационный вход сложения реверсивного счетчика 15, фиг, 2 л), а элементы И 11 и 12 оказываются открытыми, при этом тактовые импульсы с частотой 1 т/2 с выхода триггера 14 проходят через элемент И 12 на информационный вход сложения реверсивного счетчика 17 в течение второго полупериода напряжения О (фиг.2 б), а тактовые импульсы с частотой 1 г с выхода генератора 13 через элемент И 11 - на информационный вход вычитания реверсивного счетчика 15 (фиг,2 м).Так как в режиме вычитания тактовые импульсы на реверсивный счетчик 15 поступают с частотой вдвое большей, чем в режиме сложения, он устанавливается в нулевое состояние за интервал времени, равный Т/4 (где Т - период напряжения О) с момента перехода О из положительной области в отрицательную, при этом потенциал "0" с выхода реверсивного счетчика 15 (фиг. 2 н), во-первых, блокирует элемент И 11 (прекращается поступление тактовых импульсов с частотой 1 т на информационный вход вычитания реверсивного счетчика 15, который остается в нулевом состоянии до начала следующего периода напряжения Оь фиг.2 м), во-вторых, подается на один из входов элемента И-НЕ 16; на другом входе которого потенциал "1" с выхода другого реверсивного счетчика 17 (фиг,2 р), Потенциал на выходе указанного элемента И-НЕ скачком изменяется до уровня "1" (фиг, 2 с), переводя блок 5 памяти в режим запоминания (фиксации) амплитудного значения Ом напряжения Оь поступающего на его информационный вход с выхода коммутатора 4 (фиг. 2,а). В момент времени, когда значение Ов напряжения О становится равным текущему значению напряжения Оп (Ов=Оп ), срабатывает компаратор 21, импульс с выхода которого (фиг, 2 т) устанавливает триггер 22 в положение "1", и потенциал "1" с прямого выхода последнего (фиг, 2 у) открывает элемент И 23, разрешая прохождение тактовых импульсов генератора 13 на информационный вход счетчика 24 (фиг,2 ф). Чтобы уменьшить вероятность ложных срабатываний компаратора 21, желательно предусмотреть возможность его включения в рабочий режим (режим сравнения напряжений) в узком временном "окне" (например, в интервале, равном Т/4, т,е. втечение длительности выходного импульса элемента И-НЕ 16, фиг.2 с) и выключения (блокировки) вне его пределов, для чего выполняют55 вается и начинается заполнение счетчика 24 тактовыми импульсами генератора 13 (фиг,2 ф), В конце рассматриваемого полупериода напряжения О очередной импульс с второго выхода компаратора 6 (фиг,2 е), пройдя через элемент ИЛИ 7 (фиг,2 ж), возкомпаратор 21 стробируемым и подключают его третий (стробирующий) вход к выходу элемента И-НЕ 16 (соответствующая связь на фиг, 1 показана пунктиром),5 В момент времени, соответствующийпереходу напряжения О из отрицательной области в положительную, вновь срабатывает компаратор 6, импульс с первого выхода которого (фиг.2,д), пройдя через элемент 10 ИЛИ 7 (фиг. 2 ж), возвращает триггер 22 вположение "0" (фиг, 2 у), при этом элемент И 23 закрывается, поступление тактовых импульсов на счетчик 24 прекращается (фиг.2 ф) и в нем остается код, пропорциональный 15 О в диапазоне 60 (код младших разрядовпреобразователя). Этим же импульсом триггер 8 устанавливается в положение "1", при этом потенциал "1" с его прямого выхода (фиг.2 з) открывает элементы И 9 и 10. Такто вые импульсы с частотой Г, /2 с выхода триггера 14 проходят через открытый элемент И 9 на информационный вход сложения реверсивного счетчика 15 в течение третьего (с момента времени т) полупериода напря жения О (фиг,2 л), при этом с первым жетактовым импульсом, подсчитанным счетчиком, на его выходе появляется потенциал "1" фиг,2 н), а на выходе элемента И-НЕ 16 - потенциал "0" (фиг. 2 с), переводящий блок 30 5 памяти в режим сложения (фиг.2 а). Одно-.временно тактовые импульсы с частотой 1 т с выхода генератора 13 проходят через открытый элемент И 10 на информационный вход вычитания реверсивного счетчика 17 35 (фиг.2 п). Так как в режиме вычитания тактовые импульсы на реверсивный счетчик 17 поступают с частотой вдвое большей, чем в режиме сложения, он устанавливается в нулевое состояние за интервал времени, рав ный Т/4, с момента перехода напряжения Оиз отрицательной области в положительную, Нулевое состояние укаэанного счетчика (потенциал "0" на его выходе обнуления, фиг. 2 р) соответствует моменту достижения 45 амплитудного значенИя О в области положительных значений О 1(фиг, 2 а) и вызывает появление потенциала "1" на выходе элемента И-НЕ 16 (фиг. 2 с), вновь переводящего блок 5 памяти в режим запоминания 50 (фиксации) Оа. В момент времени, когдавыполняется равенство Оь=О, срабатывает компаратор 21, импульс с выхода которого (фиг. 2 т) устанавливает триггер 22 в положение "1" (фиг, 2 у), элемент И 23 откры1741263 40 50 55 вращает триггер 22 в положение "0" (фиг.2 у), и поступление тактовых импульсов в счетчик 24 прекращается (фиг.2 ф), Этим же импульсом триггер 8 устанавливается в положение "0" при этом потенциал "1" с его инверсного выхода (фиг. 2 и) открывает элементы И 11 и 12. Дальнейшая последовательность операций аналогична рассмотренной выше,Формула изобретения Преобразователь угла поворота вала в код, содержащий сельсин, вход которого подключен к выходу источника напряжения питания и опорному входу блока грубого отсчета, а выходы соединены с информационными входами коммутатора и блока грубого отсчета, группа выходов которого соединена с управляющими входами коммутатора, выход которого соединен с информационным входом блока памяти и с входом первого компаратора, выходы которого соединены с входами элемента ИЛИ и первого триггера, прямой выход которого соединен с первыми входами первого и второго элементов И, а инверсный выход - с первыми входами третьего,и четвертого элементов И, генератор импульсов, выход которого соединен с вторыми входами второго и третьего элементов И и со счетным входом второго триггера, прямой выход которого соединен с вторыми входами первого и четвертого элементов И, выходы первого и третьего элементов И соединены с информационными входами первого счетчика, выходы второго и четвертого элементов И соединены с информационными входами второго счетчика, пятый элемент И, третий триггер, первый вход которого является управляющим входом преобразователя, а второй вход подключен к прямому выходу первого триггера, четвертый триггер, фазоинвертор, сигналь ный вход которого подключен к выходу источника напряжения питания, управляющий вход - к соответствующему выходу блока грубого отсчета, а выход соединен с первым входом второго компарато ра, второй вход которого подключен квыходу блока памяти, а выход соединен с первым входом пятого триггера, прямой выход которого соединен с первым входом шестого элемента И, второй вход которого 15 подключен к выходу генератора импульсов,а выход соединен с информационным входом третьего счетчика, выход которого является выходом младших разрядов преобразователя, о т л, и ч а ю щ и й с я тем, 20 что, с целью упрощения преобразователя, внем выход элемента ИЛИ соединен с вторым входом пятого триггера, выходы первого и второго счетчиков соединены с входами пятого элемента И, выход которого соеди нен с управляющим входом блока памяти ис третьим входом второго компаратора, инверсные выходы третьего и четвертого триггеров соединены с управляющими входами первого и второго счетчиков соответствен но, выходы которых соединены с третьимивходами третьего и второго элементов И соответственно, прямой выход третьего триггера соединен с первым входом четвертого триггера, второй вход которого подклю чен к инверсному выходу первого триггера,а инверсный выход соединен с управляющим входом третьего счетчика,Составитель В.Ибрагимоведактор М.Циткина Техред М.Моргентал Корректор С,ШевкЗаказ 2092 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., 4/5ательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10роизводствен