Способ сравнения речевых образов и устройство для его осуществления

(ц) Г 101,500 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБ ЕТЕНИЯМ И ОТНЮТИИМПРИ ГННТ СССР(54) СПОСОБ СРАВНЕНИЯ РЕЧЕВЫХ ОБРАЗОВИ УСТРОЙСТВО ДЛЯ ЕГО ОСУЧЕСТВЛЕНИЯ(5) Изобретен"е относится к техникеобработки речевой информации и можетнайти применение при построении сисИзобретение относится к технике обработки речевой информации и может найти применение для голосового управления промъпиленнь 1 ми объектами.Пель изобретения - повышение быстродействия сравнения речевых образов.На фиг, 1 представлена структурная схема устройства для сравнения речевых образов, реализующего способ; на фиг. 2-4 - схемы отдельных блоков на фиг, 5-6 - диаграммы рабогы.Устройство содержит блок 1 памяти распознаваемого речевого образа, блок 2 памяти эталонного образа, вычислитель 3 элементарной меры сходства, регистр 4, вычислитель 5 интегральной мерь. сходства, блоки 0-7 памяти, контроллер 8Вычислитель 3 зпементарной меры сходства, приведенный на фиг. 280698906 А 1 2тем распознавания речи и создании СВИС для таких систем. Способ позво" ляет повысить быстродействие процесса сравнения речевых образов методом динамического программирования. Это достигается тем, что сравниваемые речевые образы формируют дутем удвоения каждого отсчета эталонного образа, образуя пары, состоящие из одинаковых отсчетов эталонного образа. Устройство сравнения речевых образов содержит блоки 1,2,6, памяти, вычислитель 3 элементарной меры сходства, регистр 4, вычислитель 5 интегральной меры сходства, контроллер 8. 2 с. и 1 з.н. ф-лы, 6 ил. состоит из сумматора 9 по модулю 2 и блока 10 постоянной памяти.Вычислитель 5 ин-.н рзльной меры сходства (см, фи 3) состоит из регистров 11-14, ко,"паратора 15, мультиплексора 16, сумматоров 17 и 18Схема контроллера 8 (см. фиг. 4) состоит из двухвходового элемента 19 конъюнкции, генератора 20 и двоичного счетчика 21.В блоке памяти 1 распознаваемого речевого образа хранится последовательность отсчетов текущих параметров ". Х .=(ХХХ;, ,Х),. где 1 - длина речевого образа,Каждый отсчет Х; может быть представлен как ш-мерный вектор:В блоке 2 памяти эталонного образахранится эталонный образ, представлен"ный аналогично Х 1 .Е =. (е 1, е е, , е),где т. - длина эталонного речевого5образа с минимально возможной длительностью произнесения,Таким эталонным речевым образомможет служить самая короткая реализация, например иэ десяти произнесений одного и того же слова.Отсчеты Х хранятся в блоке паьтяти 1 по адресам 0(1-1), задаваемым сигналом с первого выхода контроллера 8. Адресу 0 соответствует(1 Ф 1) - "Конец распознаваемого образа" формально соответствующий отсчету ХЕ. Упомянутый признак как (ш+1)-йбит снимается с первого выхода блофка 1 и поступает на первый вход контроллера 8. Отсчеты е хранятся в бло ке памяти 2 по адресам 0(1-1),задаваемым с второго выхода контроллера 8. Адресу 0 соответствует зна"чение е , адресу (".-1) - значение е.По адресу Х хранятся признак (3+1)(3+1) организован аналогично признаку (1+1) и снимается он с первоговыхода блока 2 и поступает на второйвход контроллера 8 и через второйвход вычислителя 5 интегральной мерысходства на входы установки регистров 12 и 14, По адресам (О,.Ю) хранятся также промежуточные значенияинтегральной меры сходства в блокахпамяти 6 и 7. По адресу О в блокепамяти б записаны значения й (О),(0)Д Р, (1,3) - Р;,(Е,Д), а в блоке памяти 7 по этому адресу - значения й 1(0),(0)т 3 = О. По адресам (1;О) в блоках памяти б и 7 записанызначения Ст, (1,3) - ,(1,3Перед началом сравнения все регистры, а также счетчик 21 обнулены, кроме регистра 11. В регистре 11 - числоЕ (1,З) - . ;(1 Л) .Импульс Старт запускает генератор 20 контроллера 8, на выходах ко-,торого формцруются тактовые сигналыФ 1 и Ф 2 в соответствтти с временнойдиаграммой фиг . 6 . Счетчик 21 конт-551роллера 8 Формирует адреса дляблока памяти 1 и блока памяти 2. Упомянутые адреса обозначены как х и соответственно. Кроме того, адреса тиспользуются для блоков памяти б и 7.По адресам т. = О, т = 0 во времясигнала Ф 1 на выходе блока памяти 1появляется. значение отсчета Х 1 в виде ш-разрядного кода, который поступает на первый вход вычислителя 3элементарнои меры сходства. Одновременно на выходе блока памяти 2 появляется значение е также в виде ш-разрядного кода, которое поступает навторой вход вычислителя 3, которыйопределяет значение я(х,е), в качестве которого можно вЬбрать, например, расстояние Хэммин а.По адресу т = 0 одновременно из.блоков б,7 памяти считываются значения интегральной меры сходства (0),(0)Д и (0),(0)Д и по заднемуфронту сигнала Ф 1 записываются в регистр 12 и 13 вычислителя 5. По этомуже сигналу содержимое регистра 11 переписывается в регистр 14. Значенияс выходов регистров 12 и 13 сравниваются компаратором 15 и меньшее изних через мультиплексор 1 б поступаетна первый вход сумматора 17, на второй вход которого поступает р(х,е)с выхода вычислителя 3. ЗначениеС(0),(0)Д с выхода регистра 12 поступает также на первый вход сумматора18, на второй вход которого поступает значение регистра 4, По заднемуфронту сигнала Ф 2 вычисленное значе-,ние й(1), (1)= 8(х 1,е ) с выходасумматора 17 и й(1),(0)Д = (13) - (1 Д) с выхода сумматора 18 записываются, соответственно, в регистр11 и блок памяти 7, По этому же сигналу значение 8(х 1,е) с выхода вычислителя 3 элементарной меры сходствапереписывается в регистр 4, а содержимое регистра 14 - числое(1 Д),тт(1 Д ) - в блок памяти 6,Далее описанный процесс повторяется для т = 1. При этом на выходеблока памяти 1 сохраняется значениеХ 1, а на выходе блока памяти 2 появляется значение е, Вычислитель 3элементарной мерь. сходства определяет значение 8(х,е), В регистре 4значение 8(х,е). Из блоков памятиб и 7 считываются значения интегральной меры сходства г.(0),(1), иС (0), (1)Д, величина которых равнаГП,а(1,3) - ,(1,) . По сигналу(задний фронт) Ф 1 уттомянутые значения записываются в регистры 12 и 13вычислителя 5, При этом ранее вычис -ленное значение С (1), (1)11 = р (ххе), находящееся в регистре 11 пе 1ъреписывается В регистр 14, Пяименьшее значение с выходов регистров 12и 13, Определенное компярятором 15,поступает через мультиплексор 16 няпервыи вход сумматора 17, на второйвход которого поступает значениея(х,е ) с выходя вычислителя 3. значение б Г(0),(0)1 с Вьхода регистра12 поступает на первый вход сумматора 18, ня второй вход которого поступает значение регистра 4, т,е.8(х,е,), По заднему фронту сигналаФ 2 Вычисленные значения г 1(1),(2)1с выходя сумматора 17 и Т 1(1).(2)с Выхода сумматора 8 записываютсясоответственно, в регистр 11 и блокпамяти 7, ПО этому же сигналу значение д(х,е) переписывается В регистр 4, я содержимое регистра 14Т(1), (1)Д = 8(х,е ) - в блок памяти 6.Процесс повторяется для 1 = 3,4,3 " ДПри 3 =3 вырабатываетсяпризнак (3 + 1), который поступает няустяновочные входы стярнзих разрядоврегистров 12 и 1 При этом проис -ходит маскировка упомянутых регистровтяк, чтобы значения регистров былине менее числя Г(1 Д) - пег(1, )в резул;тяте чего для 1 = О,= 2,3 ,1+1) и гегряльные мерысходстваГ(з.), (О); будут большечисля ; 1,3, . (15,Такое же зпяцение будет приниматьинтегряльняя меря сходства С,),(0)1 . Далее процессы повторяюгсядля всехПри 1 = 1 вьрябатывается признак(1+1), 0 оьняпевие во времени признаков 0+1, и (1 ф 1) ня схеме 19 логического умножения вырабатывает сигнал Стоп, которьв передним фронтом.останавливяе. генератор 20,Формул изобретения1. Способ,".рявнения речевых образов, предстявпенньгх последовательностями Отсетов текущих параметров включающий нахождение элементарного сходствя лля ;яждого отсчета эталонного речен; г, сряза с каждым отсче- том рясп зпяяяемог О речевого образа, Опрепел:. Ле сходства речеьых образов пу и р:;уррентного някяпли-5 10 15 20 25 30 35 40 4550 55 вания интегральных мер сходства меж-; ду последовательностями отсчетов текущих параметров эталонного и распознавяемого речевых образов методом динамического программирования, о тл и ч а ю щ и й с я тем, что, с целью повышения быстродействия, эталонный речевой образ формируют Путем удвоения каждого отсчета исходного эталонного речевого образа с жпщмяльно возможной длительностью произ" несения, образуя последовательность пар Отсчетов, интегральную меру сходства для первого отсчета каждой из пар находят как сумму элементарной меры сходства этого отсчета с текущим отсчетом распознаваемого образа и наибольшей из двух интегральных мер сходства, накопленных для предыдущей пары эталонных отсчетов и предшествующего отсчета распознаваемого образа, я интегральную меру сходства для второго отсчета пары находят как сумму упомянутой элементарной меры сходства и интегральной меры сходства, накопленной для первого отсчета этой же нары эталонных отсчетов, и предшествующего отсчета распознаваемого образа, при этом интегряльную меру сходства для первого отсчета первой пары эалонного речевого Образа и нячиняя с второго, всех поспедуюгих Отсчетов распознаваемого образца, а тяк.ке интегряльную меру сходства для первого отсчета распознаваемого образа и, начиняя с второго отсчета первой пары, всех последующих отсчетов эталонного реч;вого Образа выбирают меньше минимя. ьно возможной меры сходства распозняваемого и эталонного речевого Обря,Ов на величину максимально возможной меры сходства этих образов, а интегральную меру сходства первого отсчета первой пары эталонного речевого образа и первого отсчета распознаваемого образа Выбирают равной их элементной мере сходства, а в качестве окончального результата сравнения Выбирают наибольшую из двух интегральных мер сходства, накопленных для последней пары Отсчетсв эталонного речевого Образазоследнаго Отсчетя распознаваемого ОбР"за2, устройство с:ннения речевых Образоа СОДЕРжащее блохи пяМятн РВСПОЗНЯВВЕМОГО И ЗтЯЛОННОГО РЕЧЕВых Образоввчислитель элементйр1698906ной меры сходства и контроллер, первый и второй входы которого подключены к первым выходам блоков памяти распознаваемого и эталонного рече 5 вы образов, соответственно вторые выходы которых подключены к первому и второму входам вычислителя элементаной меры сходства, а адресные вх 1 оды блоков памяти распознаваемого и эталонного речевых образов подключены к первому и второму выходам контроллера соответственно, о т л и - ч ю щ е е с я тем, что, с целью по ьппения быстродействия, в него вве де ы первый и второй блоки памяти интегральной меры сходства, вычислитеть,интегральной меры сходства и ре истр, информационный вход которого подключен к выходу вычислителя элементной меры сходства и первому и ормационному входу вычислителя и тегральной меры сходства, а управл ющий вход - к третьему выходу контрсллера, первому управляющему входу вычислителя интегральной меры сходства, входам записи первого и второго блоков памяти интегральной меры сходства, при этом информационный выход регистра подключен к второму инфор мационному входу вычислителя интегральной меры сходства, выход которого является выходом устройства, а второй и третий управляющие входы подключЕны к первому выходу блока памяти эталонного речевого образа и четвертому выходу контроллера соответственно, третий вход которого является вкодом устройства, а второй выход подключен к адресным входам первого 4 О и второго блоков памяти интегральной меры сходства информационные выходы которых подключены к третьему и.четвертому информационным входам вычислителя интегральной меры сходства 45 соответстйенно, первый и второй ин формационные выходы которого аодключены к информационным входам первого и второго блоков памяти интегральной меры сходства соответственно.3. Устройство по и. 2, о т л ич а ю щ е е с я тем, что вычислитель интегральной меры сходства содержит два сумматора, компаратор, четыре регистра и мультиплексор, выход которого, являющийся выходом устройства, подключен к первому входу первого сумматора, выход которого соединен с информационным входом первого регистра, выход которого соединен с информационным входом второго регистра, первый вход второго сумматора подключен к выходу третьего регистра, к первому входу мультиплексора и первому входу компаратора, выход которого подключен к управляющему входу мультиплексора, второй вход которого соединен с вторым входом компаратора и выходом четвертого регистра, втоРой вход первого суммагора, второй вход второго сумматора, информационный вход третьего регистра и информационный вход четвертого регистра являются первым, вторым, третьим и четвертым информационными входами вычислителя интегральной меры сходства соответственно, выходы второго регистра и второго сумматора являются первым и вторым информационными выходами вычислителя интегральной меры сходства соответственно, а управляющий вход первого регистра, вход установки второго регистра, соединенный с одноименным входом третьего регистра, управляющий вход второго регистра, соединенный с одноименными входами третьего и четвертого регистров, являются первым, вторым и третьим управляющим входами вычислителя интегральной меры сходства соответственно.Корректор Н.Ренская Ти и ГКНТ СС од уч Проектная 1 в,л . говенно-и и;нграФическое предприятие, г Заказ 4398Н ИШШ,о: уда Венното еоии 113335, Моск Подписное та по изобретениям и открытиям 3(-35, Раушская наб д, 4/5