Линейный интерполятор

) 5 С 05 В 19/18 ПИСАНИЕ ИЗОБРЕТЕН имеет вход логическои единицы, вход начальной установки, вход запуска, вход коэффициента наклона, входы записи, вход большего приращения, выход шаговых приращечий по ведущей координате, выход - по другой координате, Отрезок прямой задается значением большего приращения и управляющего кода, запоминаемыми соответственно счетчиком большего приращения и регистром. В матрицу элементов памяти для каждого значения управляющего кода записана первая половина последовательности шаговых приращений по ведомой координате, которые симметричны относительно своего центра. При распределении импульсов распределителем импульсов в сторону старших разрядов осуществляется чтение первой половины последовательности шаговых приращений, а при распространении в сторону младших разрядов - второй. Состояние О-триггера определяет направление распределения импульсов. Число интерполяционных тактов, отсчитываемых счетчиком, равно значению большего приращения. 1 з.п. ф-лы,4 ил,фиг,4 - приме ля импульсовЛинейны равляемый ге сов, регистр 2 записи кода б делитель 4 им памяти шагов рователи 7 и имеет вход 9 начальной уст 12 коэффицие ения - сокращобъема посто ти,На фиг.1 изопредлагаемого ифункциональнаяляемого генератофиг,3 - органиэа ражена структур терполятора; н хема выполнен ра тактовых импу ия элементов и я схема фиг,2 - управьсов; нэ яти; на ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Специальное конструкторское технолгическое бюро "Модуль"(56) Авторское свидетельство СССР1 Ф 991375, кл, 6 05 В 19/18, 1983,Авторское свидетельство СССРМ 1156005, кл. 6 05 В 19/18, 1982,(54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к вычислительной технике и может быть использовано в системах числового программного управления. Цель изобретения - сокращение аппаратурных затрат и объема постоянной памяти интерполятора. Линейный интерполятор содержит управляемый генератор тактовых импульсов, регистр кода коэффициентов, счетчик записи кода большего приращения, распределитель импульсов, матрицу элементов памяти шагов, триггер, выходные формирователи. Интерполятор Изобретение относится к вычислительной технике и может быть использовано в сйстемах числового программного управления.Цель изобрет ение аппаратурных затрат и янной памяр организации распределите- и триггеров 6.й интерполятор содержит упнератор 1 тактовых импулькода коэффициента, счетчик 3 ольшего приращения, распре- пульсов, матрицу 5 элементов , триггер 6, выходные форми импульсов. Интерполятор логической единицы, вход 10 ановки, вход 11 запуска, вход нта наклона, вход 13 записи, 1659986вход 14 записи, вход 15 большего приращения, выход 16 шаговых приращений по ведущей координате, выход 17 шаговыхприращений по другой координате,Генератор 1 состоит из первого элемента И 18, генератора 19 импульсов, первого20 и второго 21 О-триггеров, второго элемента И 22.Распределитель импульсов 4 содержитэлементы 2 И-ИЛИ 231-23 и 0 триггера 24124 ь При включении питания на указанныйвход от внешнего устройства подается отрицательный импульс, устанавливающийвнутренние элементы генератора 1 в исходное состояние,Регистр 2 служит для хранения управляющего кода, поступающего на вход 12 управляющего кода от внешнего устройства.Запись управляющего кода в регистр 2 осуществляется отрицательным перепадомсигнала записи на его управляющем входе,Указанный вход регистра 2 соединен с входом 13 записи управляющего кода интерполятора.Счетчик 3 предназначен для определения конца интерполяции отрезка. Вход записи счетчика 3 соединен с входом 14записи кода большего приращения интерполятора, информационный вход - с входом15 кода большего приращения, Активныйуровень сигнала записи в счетчик записикаца большего приращения - нулевой, Указанный сигнал поступает также на входыначальной установки распределителя 4 импульсов и триггера 6. При этом осуществляется запись единиць в младший разрядраспределителя 4 импульсов и установка внулевое состояние всех последующих егоразрядов, а также установка в единичноесостояние триггера 6.Распределитель 4 импульсов представляет собой блок, который при поступлениина его вход серии импульсов выдает импул ьсы поочередно с каждого из своих выходов.Выходы распределителя импульсов 4 и регистра 2 осуществляюг выбор содержимогоматрицы 5 элементов памяти шагов,Матрица 5 элементов памяти шагов может представлять собой ОЗУ на ферритах,транзисторах или полупроводниковые интегральные схемы памяти на биполярныхтранзисторных структурах, или ПЗУ, состоящие, например, иэ двухвходовых ячеек И,или диодную матрицуТриггер 6 осуществляет переключениенаправления распределителя импульсов враспределителе 4 импульсов. Выход старшего разряда распределителя 4 подключенк управляющему входу триггера 6, прямой иинверсный выходы которого соединены с 10 15 20 25 30 35 40 45 50 55 первым и вторым входами направлениясдвига распределителя 4 импульсов,Выходные формирователи 7 и 8 предназначены для нормирования выходныхсигналов по длительности, Указанное нормирование необходимо, когда в качествематрицы элементов памяти шагов используются ферриты,Выходы выходных формирователей 7 и8 подключены соответственно к выходу 16шаговых приращений по ведущей координате и выходу 17 шаговых приращений поведомой координате линейного интерполятора.Интерполятор работает следующим образом.В известном интерполяторе матрицаэлементов памяти шагов имеет 2" адресови и разрядов, причем единицы записаны2 (2 К)-ых адресах, где К = 1, 2 2",= 1,2,3. С 1)Например (см.фиг,3), для пяти разрядов(и = 5) и 32 адресов (2) матрица элементовимеет единичные состояния ячеек памяти:в 1-м разряде - в 1,3,5,7,9,11,13,15,17.адресах; во 2-м разряде - в 2,6,10,14,18,22,26,30адресах; в 3-м разряде -в 4,12,20,28 адресах;в 4-м разряде - в 8 и 24 адресах; в 5-м разряде- в 16 адресе.Указанное распределение памяти соответствует работе цифрового интеграторапоследовательного переноса. Для приведенной органиэации памяти характерноследующее: расстановка единиц в разрядахматрицы элементов памяти, симметричныхотносительно ячейки памяти с адресом:2"2 л - 12Таким образом, возможно сокращениетабличных данных матрицы элементов памяти в два раза путем записи единиц в соответствии с формулой (1) в ячейки памяти садресами от 1 до 2 и чтения их содержии мого в процессе интерполяции дважды: начиная с 1-го адреса до 2 -го в прямоми направлении (соответствует чтению содержимого ячеек памяти в известном интерполяторе с адресами от 1 до 2" -го) и с 2" -гоадреса до 1-го - в обратном направлении(соответствует чтению содержимого ячеекпамяти в известном интерполяторе с адресами от 2" до 2 ),Рассматриваем организацию матрицыэлементов памяти на конкретном примереп =5),Содержимое матрицы элементов памяти в известном интерполяторе показывает,что распределение единиц симметрично относительно адреса "16", Очевидно, что объем10 15 20 35 формируются в каждом интерполяционном 40 такте, поэтому число интерполяционных тактов равно значению большего приращения (БП). Шаговые приращения по ведомой координате формируются на выходе матрицы 5 элементов памяти шагов. При этом 45 значение управляющего кода, хранимого в регистре 2, должно быть таким, чтобы за число тактов, равных БП, на выходе матрицы 5 элементов памяти шагов было сформи 50 матрицы можно сократить вдвое путем чтения ее ячеек "16" тактов в прямом направлении, а начиная с "16" такта - в обратном. Пусть управляющий код равен 10010, где единица слева соответствует младшему разряду управляющего кода, т,е. при таком управляющем коде за "32" такта сформировано "9" импульсов, распределение которых на "32" тактах показано на фиг,Зб,В предлагаемом интерполяторе матрица элементов памяти имеет вдвое меньший объем. Содержимое матрицы 5 элементов памяти шагов представлено на фиг.Зв. При управляющем коде 10010 за первых "16" тактовых промежутков времени считано "5" импульсов (фиг.Зг). При этом распределитель 4 импульсов в течение первых "16" тактов осуществляет распределение в прямом направлении. В "16" такте осуществляет изменение направления распределИтеля, что позволяет в последующих "16" тактах сформировать "4" импульса (см.фиг.Зе).Суммарная последовательность, полученная за первые и вторые "16" тактов(фиг.Зе), не отличается от последовательности, сформированной известным интерпол ятором,При появлении переднего фронта управляющего сигнала на входе 11 запуска интерполятора генератор 1 тактовых импульсов формирует на своем выходе последовательность импульсов до момента появления сигнала переполнения счетчика 3 записи кода большего приращения. Управляющий сигнал с выхода переполнения счетчика 3 поступает на вход останова генератора 1,В предлагаемом интерполяторе шаговые приращения по ведущей координате ровано МП-импульсов, где МП - значениеменьшего приращения.Количество импульсов В за счет 1-горазряда управляющего кода за время БПвыражается соотношением где Цц.ч - оператор выделения целойчасти;= 1. 25 30 Для того, чтобы за число тактов, равныхБП, на выходе матрицы элементов памятибыло сформировано МП-импульсов, должноудовлетворяться соотношениеХаЬ = МП,где а; - значение цифры в -м разряде управляющего кода.Таким образом, задача определения управляющего кода сводится к определениюа 1, а 2, , ап по известным значениям БП и МПс использованием приведенных соотношений. При этом находятся значения Ь и имиуравновешивается значение МП.В предлагаемом интерполяторе осуществляется задание отрезка прямой значением большего приращения и значениеуправляющего кода,По включении питания на вход 10 начальной установки интерполятора от внешнего устройства поступает импульс,устанавливающий управляемый генератор1 в исходное состояние, На выходе генератора 1 импульсы не формируются.В регистр 2 от внешнего устройства записывается значение управляющего кода,поступающего на вход 12 управляющего кода интерполятора. Запись в регистр осуществляется нулевым уровнем, подаваемым навход 13 записи управляющего кода интерпол ятора.В счетчик 3 записывается значение БПпоступаемого на вход 15. Запись БП осуществляется нулевым уровнем сигнала, подаваемым на вход 14 записи БПинтерполятора. Указанный сигнал поступает также на входы начальной установки распределителя 4 и триггера 6, При этомосуществляется запись единицы в младшийразряд распределителя 4 и установка в нулевые состояния всех последующих его разрядов, а также установка триггера 6 вединичное состояние.Управляемый генератор тактовых импульсов запускается передним фронтомсигнала запуска, поступающего на вход 11запуска интерполятора. На выходе генератора 1 формируется последовательностьимпульсов заданной частоты. Указанная последовательность тактовых импульсов поступает на счетный вход счетчика 3, входраспределителя 4 и вход формирователя 7,При этом на выходе матрицы элементов 5памяти шагов формируется последовательность импульсов, соответствующих меньшему приращению (по ведомойкоординате).Распределитель 4 в течение 2" промежутков времени осуществляет распределение (фиг.Зб) в прямом направлении. В 2"такте на выходе старшего разряда распре 165998 б20 30 35 40 45 50 55 делителя формируется сигнал логическойединицы, обеспечивающий установку триггера б в нулевое состояние. Последнее, всвою очередь, изменяет направление сдвигараспределителя 4, В последующих тактахосуществляется чтение ячеек матрицы 5 вобратном направлении.С приходом каждоо импульса от генератора 1 содержимое счетчика 3 записи БПуменьшается на единицу, При выдаче генератором 1 числа импульсов, равного БПнавыходе счетчика записи БП формируетсясигнал переполнения, приводящий к установке генератора 1 в исходное состояние,.при котором импульсы на выход генераторатактовых импульсов не выдаются.Предлагаемый линейный интерполяторпостроен на элементах, входящих в составсерийно выпускаемых микросхем, серий155, 555, 531.Распределитель 4 может быть синтезирован различными способами,Реализация матрицы 5 и формирователей 7 и 8 не отличается от их реализации визвестном интерполяторе.Управляемый генератор тактовых импульсов работает следующим образом 1 вариант),В исходном состоянии триггера 20 и 21обнулены, Это достигается в первоначальном включении подачей на второй вход элемента И 18 импульса сброса по включениипитания, При появлении г,ереднего фронтана входе 11 запуска интерполятора второйтриггер переходит в состояние логическойединицы, а при формировании генератором19 переднего фронта импульса - в единичное состояние переходит и другой триггер.При этом разрешается передача импульсовна выход элемента И 22 от генератора 19.Указанные действия обеспечивают присинхронизированное начало работы интерполятора к переднему фронту импульса отгенератора 19.В данном линейном интерполяторе обьем матрицы элементов памяти шагов равенп 2 . Таким образом, достигнуто сокращение объема матрицы элементов памяти вдва раза. Кроме того, уменьшена в два разаразрядность распределителя импульсов,что указывает на умечьшение аппаратныхзатрат,Формула изсбретения1. Линейный интерполятор, содержащий управляемый генератор тактовых импульсов, регистр кода коэффициента,счетчик записи кодабольшего приращения,распределитель импульсов, матрицу элементов памяти шагов, первый и второй выходные формирователи импульсов, выходы которых соединены соответственно с первым и вторым информационными выходами интерполятора, вход управляющего кода которого через регистр кода коэффициента подключен к информационному входу матрицы элементов памяти шагов, адресный вход которой подключен к информационному выходу распределителя импульсов, информационный вход которого соединен с выходом управляемого генератора тактовых импульсов, с информационными входами счетчика записи кода большего приращения и первого выходного формирователя, вход запуска устройства подключен к входу запука управляемого генератора тактовых импульсов, вход останава которого соединен с выходом переполнения счетчика записи кода большего приращения, информационный вход которого подключен к входу задания большего приращения интерполятора, выход матрицы элементов памяти шагов соединен с входом второго выходного формирователя импульсов, о т л и ч а ю щ и йс я тем, что, с целью сокращения аппаратурных затрат и обьема постоянной памяти, в него дополнительно введен О-триггер, инверсный установочный К-вход которого соединен с входом начальной установки распределителя импульсов, входом записи счетчика записи кода большего приращения и входом записи кода большего приращения интерполятора, вход начальной установки которого подключен к входу начальной установки управляемого генератора тактовых импульсов, вход логической единицы которого соединен с выходом логической единицы линейного интерполятора, прямой и инверсный выходы триггера соединены соответственно с первым и вторым входами направления сдвига распределителя импульсов, выход старшего разряда которого подключен к инверсному управляющему Я-входу триггера, информационный О-вход которого соединен с общей шиной, вход записи управляющего кода коэффициента регистра подключен к входу записи управляющего кода линейного интерполятора.2. Интерполятор по п.1, отл и ча ю щи йс я тем, что управляемый генератор тактовых импульсов содержит первый и второй элементы И, первый и второй О-триггеры, генератор импульсов, выход которого подключен к первому входу второго элемента И и управляющему входу второго О-триггера. выход которого соединен с вторым входом второго элемента И, выход ко 1 орого является выходом генератора, выход второго триггера подкл,очен к информационному входу первого О-триггера, инверсные установоч10 1659986 Й 15 ные входы второго и первого О-триггеров соединены с выходом первого элемента И, первый и второй входы которого являютсясоответственно входом останова генератора тактовых импульсов и входом его началь ной установки, информационный вход второго триггера подключен к входу логической единицы генератора тактовых импульсов, а управляющий вход соединен с входом запуска.1659986 а и в в о агтцтвтвтогиггтгиргвгиол в 1 01 гэФвв 7 Ш 7 ТУ 27379676 гК упали От КР Фиг, ФСоставитель И, ШвецТехред М.Моргентал Корректор С. Чер Тираж 494 Подписноедарственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, гК. Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 едактор Т, Горяаказ 1846ВНИИПИ Гос 1ау 1 1 1 1 ,1 11111111