Стробируемый компаратор напряжения

(56) А Ь 1 еЬ регГоггЬед сопрагагог ГогСаАз 1 С,-Бущро. шщ Т1983, р. 66-69,псе 1,86 1 Й сопче ваго сЬп 1 са 1 с 11 еев ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЫТПРИ ГКНТ СССР К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к импульсной технике и может быть использованои радиотехнических устройствах, вчастности в универсальном испытательном оборуповдиии контроля параметровниЖровых интегральных схем, и скоростных аналого-цифровых преобразователях.11 ел. изобретения - повьппение разре1628194 5 10 шающей способности и снижение входного тока, Введение в стробируеиый компаратор второго дифференциального каскада 11 позволяет значительно снизить входные токи первого дифференциального каскада 1 и увеличить ег коиэффицнент усиления в режиме слеж ння, а в режиме запоминания - коэффициент усиления в цепи положительной обратной связи. В результате этого повышается разрешающая способность,. 1 роме того, стробируемый компаратор напряИзобретение относится к импульсной технике и может быть использовано в радиотехнических устройствах широкого назначения, в частности, в универсальном испытательном оборудовании контроля параметров сверхскорот 25 ных циФровых интегральных схем для оценки отклика испытуемого узла нл стимулирующее воздействие, в аназаторах логических состояний для регистрации изменения логического 30 состояния в исследуемом узл цпй ваго блока, в скоростных аналогоцифровых преобразователях и т,д,1 ель изобретения - повышение разрешающей способности за счет увеличения коэФФициента усиления и снижение входного токаНа Фиг, 1 представлена блок-схема стробируемого компаратара напряжения; на Фиг. 2 - одна из его технических 40 реализаций.Стробируемый компаратор напряжения содержит первый цифференциальный каскад 1, первую 2 и вторую 3 динамические нагрузки, два буферных каскада 45 4 и 5, третью 6 и четвертую 7 динамические нагрузки, два элемента 8 и 9 смещения, стробируемый дийференциальный каскад 10, второй дифференциальный каскад 11, две динамические 50 нагрузки 12 и 13 стробируемого дифФеренциального каскада, третий 14 и четвертый 15 элементы смещения, динамические нагрузки 16 и 17 третьего 14 и четвертого 15 элементов смещения,55 первую 18 и вторую 19 шины питания, входную шину 20, шину 21 опорного напряжения, выходные шины 22 и 3 и стробирующую шину 24, при этом вхажения содержит первую и вторую динамические нагрузки 2, 3, два буФерныхкаскада 4, 5, третья и четвертаядинамические нагрузки 6, 7, дваэлемента 8, 9 смещения, стробируемыйдифференциальный каскад 10, динамические нагрузки 12, 13, 16 и 17, третий и четвертый элементы 14, 15 смещения, две шины 18, 19 питания, входную шину 20, шину 21 опорного напряжения, выхсдные шины 22, .23, стробирующую шину 24. 2 ил,ды дифференциального каскадападключень соответственно к входной шине20 (вх, 1 компаратора) и опорной 1 пне 21 (вх. 2 компаратара) устройстваДинамические нагрузки 2 н 3 включенымежду первой зтиной 18 питания +Е и ннвертирующим и неинвертирующм выходами первого дифференциального каскада1. Вторые входы первого 4 и торага 5буферных каскадов подключены к первойпине 18 питания +Г, а их первые входы - к инвертирующему и неинвертирующему выходам первогс дифференциального каскада 1, Первый 8 и второй 9элементы смещения уровня напряжениявключены между выходами первого 4 ив 1 араго 5 буферных каскадов и первой22 и второй 23 выходными шинами у:трайства, Выходы первой б и второй 7динамических нагрузок буферных к; скадов подключены к второй шине 19питания - Е, а их входы - к первой22 и второй 23 вьгадным шинам устройства. Первый и второй входы страбируемого дифференциального каскада10 подключены к выходным шинам 22и 23 устройства, а его третий вход -к шине 24 стробирования устройства(Вх 3), Первая 12 и вторая 13 динамические нагрузки стробируемого дифференциального каскада 11 включенымежду первой шиной 18 питания +Еи инвертирующими выходами стробируемого дифференциального каскада 10для ега ервого и второго входов,Третий 1" и четвертый 15 элементысмешения уровня напряжения включеНымежду выходами динамических нагрузок12 и 13 срабируемогс дифференциального каскада 10 и входами динамичес28194 5 16ких нагрузок 16 ц 17 третьего 14 ичетвертого 15 элементов смешения уроння напряжения, к которым подключеныпервый и второй входы второго дифференциального каскада 11, Выходы динамической нагрузки 16 и 17 третьего 14и четвертого 15 элементов смещенияуровня напряжения подключены к общейшине устройства, Пцвертирующие дляпервого и второго входов выходы второго дифференциального каскада 11подключены к инвертирующему ц цецццертирующему выходам первого дифференциального каскада 1 соответственно,Описание работы компаратора приведено для варианта по схеме Фиг, 2В этой схеме первый дифференциальный каскад 1 выполнен ца трацзисторах25-27, динамические нагрузки 2 и 3на транзисторах 28 и 29 п диодцомвключении, буферные усилители 4 ина транзистора; 30 и 31, динамическиенагрузки 6 ц 7 - на транзисторах 32и 33, элементы 8 и 9 смещения - цапоследовательно соединенных диодах34, 35 и 36, 37 соответственно, стробируемый дифференциальный каскад 10 -на транзисторах 38-40, второй дифференциальный каскад 11 - на транзисторах 4 1-43, динамические нагрузки 12и 13 - на транзисторах 44 и 45 в диодном включении, третий 14 и четвертый15 элементы смещения - на последовательно включенных диодах 46-49 и 5053, динамические нагрузки 16 и 17на транзисторах 54 и 55 в диодномвключении,Компаратор работает следующим образом.В режиме слежения компаратора напряжение на шине 24 стробировация"стров110 ь где Б - напряжение отсечки транзистора 40. В этом случаетранзисторы 38 и 39 стробируемогодифференциального каскада 10 не активны и на затворах транзисторов 4 1и 42 второго дифференциального каскада 11 устанавливаются одинаковыенапряжения, величины которых большемаксимального входного напряжениякомпаратора. Второй дифференциальныйкаскад 11 осуществляет токовую подпитку динамических нагрузок на транзисторах 28 и 29 первого дифференциального каскада 1, т,е. предварительноустанавливает рабочую точку динамических нагрузок первого дифференциального каскада 1 в крутой области их 5 10 15 20 25 30 35 40 45 50 55 вольт-амперцых характ еристик.11 рц одинаковых напряжениях ца входах компаратора (ца входах первого дифференциального каскада) ПБ = Р У черезвею ЬХдинамические нагрузки на транзисторах28 и 29 дополнительно протекают токипервого дцФФерецциальцого каскада 1,которые устанавливают рабочую точкудинамических нагрузок ца пологой ветке ее вольт-амперцой характеристики,Таким образом, в первом дифференциальном каскаде 1 устанавливается режимнаибольшего усиления, а в компараторе - режим максимальной разрешающейспособности. При изменении напряжения ца одном из входов компаратора,например 1 а,= Ь+ ДП, где Д 1 - величина изменения напряжения, происходит перераспределение токов в транзисторах 25 и 26 первого дифференциального каскада 1; ток н транзисторе25 увеличивается, а в транзисторе 26уменьшается, Это приводит к изменениюпадений напряжения ца динамическихнагрузках первого дифференциальногокаскада 1: возрастает падение напряжения ца динамической нагрузке натранзисторе 28 ц уменьшается падениенапряжения ца динамической нагрузкеца транзисторе 29 . При этом уменьшается напряжение сток-исток транзистора41 второго дифференциального каскада11 и его рабочая точка перемещаетсяв крутую область его вольт-ампернойхарактеристики Следствием этого является умецмлсцие величины тока подпитки д гнамичской нагрузки на транзисторе 28 и стабилизация падения напряжения ца цей, в то время как рабочая точка траъзистора 25 первого дифференциально;о каскада 1 комчараторанаходится на пологой ветке его вольтамперной характеристики, Таким образом, введение в прототип второгодифференциального каскада 11 на транзисторах 41-43 позволяет значительноснизить входные токи первого дифференциального каскада 1, а значит,и входные токи компаратора и увеличить его коэффициент усиления в режиме слежения,В режиме запоминания компараторанапряжение на шине 24 стробированияо ОтрОБ й О, ПРи этОИ ОткрываетсЯ тРанзистор 40 и активизируются транзисторы 38 и 39 стробируемого дифференциального каскада 10, Транзисторы38 и 39 стробируемого дифференциаль20 ного каскада 10, динамические нагрузки ца транзисторах 44 и 45 стробируемого дифференциального каскада 10,третий 14 и четвертыц 15 элементы,уровня смещения напряжения на диодах 46-49 и 50-53, второй дифференциальный касклгг 11 на транзисторах4 1-43, динамические нагр,зки ца транзисторах 28 и 29 первого дифференциального каскада 1, первьп и второйбуферные каскады на транзисторах 30и 31, первьпт 8 и нгорой 9 элементысг сиения уровня напряжения ца диодах34, 35 и 36, 37 образуют триггер с зам.5кцутой положительной обратной связью.Плпример, если в режиме слежения компаратора его вхог 1 цые напряжения Пт 1) Гв тогда его ьчгходцые ц;пряжс. -ци" Прыг1 вы.2 При перехогге врежим запоминания компараторл транзистор 38 стробируемого дифференцилчьного каскада 10 начинает закрываться,л транзистор 39 - открываться Падение напряжения цл динамической нагрузкеца транзисторе 44 стробируемого дифференциального каскада 10 уменьшается, а на динамической нагрузке цатранзисторе 45 увеличивается, Этоприводит к открыванию транзистора 39 30 второго дифференциального каскаде 11и закрыванию транзистора 42 этогокаскада, Ток подпитки динамическойнагрузки нл транзисторе 28 первого дифФеренциального каскада 1 увеличивается, а ток подпитки динамической нагрузки на транзисторе 29 первого диФФеренциального каскада 1 уменьшается. Это вызывает увеличение падениянапряжегг 1 я на динамической нагрузке 40 на транзисторе 28 первого дифберецггиального каскада 1 и уменьшение падения напряжения на динамической нагрузке на транзисторе 29 первого дифференциального каскада 1, а также 45 уменьшение напряжения сток-исток транзистора 41 второго дифференциального каскада 11 и увеличение напряжения сток-исток транзистора 42 этого каскада, Таким образом, происходит еще большее уменьшение выходного напряжения Увы 1 и увеличение напряжения а)быт. При дальнеггшем уменьшениинапряжения Уви увеличении напряжения Ув, происходит уменьшениевшт,д 55 напряжения сток-исток каскада ца транзисторах 30 и 31, первьпг Я и второй 9 элементы смещения уровня напряжения на диодах 34-37 образуют триг ер с замкнутой положительной обратной связгцп 11 апример, если в режимеслежения компарлтора его входные напряжения Пв 1 ) Гв тогда его выходные напряжения 1/ в 1, ( 1.ь Прцпереходе в режим запоминания компаратора транзистор 38 стробируемого дифферецциальног о каскада 10 начинаетзакрываться, а транзистор 39 - открываться. Падение напряжения на динамической нагрузке на траггзисторе 44стробируемого дифференциального каскада 10 уменьшается, л ца динамической нагрузке на транзисторе 45 увели"чивается Это приводит к открываниютранзистора 4 1 второго дифферецциальцого каскада 11 и закрыванию транзис рл 42 этого каскада, Ток подпитки динамической нагрузки на транзисторе 28 первого дифференциального каскада 1 увеличивается, а ток подпиткичицамической нагрузки на транзисторе29 первого диФФеренциального каскада1 уменьшается, Это вызывает увеличение падения напряжения ца динамической нагрузке на транзисторе 28 первого дифференциального каскада 1и уменьшение ил, ения напряжения надинамической нагрузке на транзисторе29 первого дифс 1 птренциального каскада1, а также уменьшение напряжения стокисток транзистора 41 второго дифференциального каскада 11 и увеличениецапряже ия сток-исток транзистора 42этого каскада, Таким образом, происходит еще большее уменьшение выходного напряжения Бвши увеличение напряжения 11 фПри дллт нейшем умет 1 ьшении напряжения 0 ВШт,1 и увели грециинапряжения Бвшт происходит уменьшениеца ряжения сток-исток транзистора 4 1второго дифференциального каскада 11.При этом его рабочая точка перемещается из пологой области в крутую область его вольт-амперной характеристики, ограничивая изменение токов транзисторов 41 и 42 второго дифференциального каскада 1 и, соответСтвенно,напряжений на выходе компаратора.Таким образом, положительная обратнаясвязь Фиксирует схему в состоянии,в котором она находилась в моментоткРываниЯ тРанзистоРа 40 (Б быт )Пвы, 1 или 0 вых.1Пвы х, т"о "Р"этом рабочая точка транзистора 23первого дифференциального каскадаиаходится в пологой области еговольт-амперной характеристики и егонапряжение затвор-исток отрицательно,Поэтому отсутствует ток затвора гранзистора 23 первого дифференциальногокаскада компаратора и его входной5ток определяется только током утечки затвора,Кроме того, введение второго дифференциального каскада 11 на транзисторах 4 1-43 позволило увеличитьв режиме слежения компаратора транзистора 41 второго дифференциальногокаскада 11. При этом его рабочаяточка перемещается из 1 логой областив крутую область его вольт-ампернойхарактеристики, ограничивая изменениетоков транзисторов 41 и 42 второгодифференциального каскада 11 и, соответственно, напряжеггг на вгходекомпаратора. Таким образом, положительная обратная связь Фиксируетсхему в состоянии, в котором оианаходилась в момент открывания транзистора гО ( г 9 ггпу ) 1 рыклг г, гх г (( Бц ) о при этом рдбогдл точегвых.атранзистора 23 первого ди 1 гФерс нцидльного каскада находится в пологой области его вольт-дмперной характерстики и его напряжение затвор-исток отрицательо, Поэтому отсутствует токзатвора транзистора 23 первого дгпФеренциального каскада компардторди его входной ток определлетсл толькотоком утечки затвора.Кроме того, введение второго дифференциального каскада 11 нд транзисторах 41-43 позволяет увеличитьв режиме слежения компаратора коэфФициент усиления первого диФЬсрепциального каскада на транзисторс. 2527, а в режиме запоминания компарато 40ра - коэффициент усилсния в цепи положительной обратной связи., В результате этого повышается разрешающаяспособность компаратораФормула изобретения Стробируемый компаратор напряжения, содержащий стробируемый дифференциальный каскад, два элемента смещения уро. вня напряжения, два буферных каска 50 с динамическими нагрузками и дфференциальный каскад с динамическими нагрузками, включенными соотгетствег- но между первой пгиной питания компаратора напряжения и игвертируюгггг и неинвертирующим выходаю дифференциального каскада, первый вход которого подключен к входной шине когпгаратора напряжения, а второй вход - к шине опорного напряжения компараторд напряжения, первые входы первого и второго буферных каскадов подключеггг соответственно к инвертирующему и неинвертирующему выходам дифферегг- ального каскада, а вторьге входы - к первой шине питания компаратора напряжения, элементы смещения уровня напряжения включены соответственно между выходами буФерных каскадов и выход 1 пп шинами компаратора напряжения, к которым подключены соответственно входы диндгпческих нагрузок буферных каскадов, выходы которьгх соедггегг 1 с второй цпггой питания компараторд ндпрлжснил, первый и второй входы стробируемого дифференциального каскада подключеггы к выходим ппгдмсоотгц тстл гго, д прог ггй вход подключен к ппн стробированил компаратора ггпрггжеггил, о т л и и а ю - иг и и с л тем, что, с цел ю повншенил разпепгагопей сггосо 6 остгг, сгггженилггходгггс тока, в его внеегы второй диФАер е нциал ьньп", каска; идве цепочки, каждая из которг; состоитз ггослспова, ельни соединених динамической нагрузки стробр ехого диФФеренциального кдск да, .емегта смещения уропгл напряжегпя и его Лггамческой нагрузки, вьгход каждой из которых подключен к общейгпне компаратора гспряжения, а к входам подключены соответственно первый и второй входы второго дидгферегциального каскада, выходы которого соединены соответственно с инвертирующим и неинвертирующим выходами первого дифференциального каскада, входьг динамических нагрузок стробируемого дифференциального каскада подключены к первой шине питания компаратора напряжения, а к выходам псдключены соответственно инвертирующие выходы стробируемого дифференциального каскада,Составитель Н, 1 аркинТепрел Л.Олийвчк Корр к тор Г, 1 аксимизлииец Редактор Л. Пчолицская Заказ 18 сирас 465 Подписное ВНИИП 11 Государственного коми ге га по ияобретенияи и открытляГ при ГКНТ СССР 113035, Г 1 оскна, Ж, Раущская наб. и. "/5 в 1 ФРПрои н в в но-в 3 ЧательсГ ий к 11 иват Патент, Г. 1 нгоро;, ул. Гагарина, 101