Устройство для выбора подпрограмм

разом.В исходном состоянии все регистры устройства обцулены, триггер 13 находится в нулевом состоянии. В регистре 14 находится адрес выбранной подпрограммы (прц первоначальном пуске устройства в регистре 14 на 55 Изобретение относится к вычислительной технике и может быгь использовано в управлякпяих устройствах электронных узлов коммутации автоматизированных систем,5Нелью изобретения является увеличение быстродействия работы устройства.На фиг. 1 представлена блок-схемапредлагаемого устройстваф на Лиг.2 -блок-схема блока фиксации величинразностей, на фиг. 3 - то же, блокаопределения минимальной разности.Устройство для выбора подпрограмм(фиг.1) содержит блок 1 памяти, блок2 управления, блок 3 памяти, блок 4памяти, блок 5 памяти, блок 6 фиксации величин разностей, арифметический блок 7, блок 8 формированияреального времени, блок 9 памяти,блок 10 определения минимальнойразности. Блок 2 управления содержитрегистр 11, дешифратор 12 триггер13, регистр 14, элементы И 15-16, 25Блок 6 фиксации величин разностей (фиг.2) содержит вход 17 передачи, вход 18 адреса полпрогрдммь,вход 19 алреса выполняемой подпрограммы, вход 20 вычисленной разности,выход 21 разностей подпрограммвьгхолы 22-27 регистра результата,выходы 22, 24 и 26 регистра резулыдта (поле адреса), выходы 23, 25 и 27регистра результата (поле разностей),35группу 28 элементов задержки, лешифратор 29, лещифратор 30, группублоков элементов И 31, группу регистров 32 резульгата, группу 33 тригге -ров, группу блоков элементов И 34, 40блоки элементов ИЛИ 35-37, группу блоков элементов И 38,Блок 10 определения минимальнойразности (фиг.3) содержит выход 39перелдчи адреса, лешифрдторы 40,4540 40 п, группу элементов ИЛИ41, группу элементов И 42, 4242 , элементы ИЛИ 43, 4343,Офпоразрядные узлы 44 анализа, каждыйиз которых состоит из элемецтон И 45,элементов НЕ 46, элемента И 47.Устройс гво работает следуюким обходится нулевой код адрса). При поступлеции запроса на выполнение какой-либо подпрограммы п блок 1, он через открытыи триггером 13 элемент И 16 блок 2 выдает сигнал об этом в блок 8, по которому блок 8 передает отметку текуШего времени в гу ячейку блока 4, которая закреплена зд подпрограммой, ца выполнение которой пришел запрос. 11 о окончании выполнения очередной подпрограммы блок 3 выдает сигнал в блок 2 управления, по которому устацвливается триггер 13 в "1" и считывается о ерелцой адрес подпрограммы с регистра 14 в блок 3 памяти пяцро рмм, где оцз выполняе гся. Считанный адрес подпрограммы также поступает н блок 9памяти времец выполнения программ в ту ячейку, которая закреплена за данной подпрограммой, из которой время выполнения ддццой подпрограммы перелаегся в арифметический блок 1. Код адреса взятой цд выполнение поппрограммы также поступдег в блок фикса гни величин рд-цостей по входу 19 ца дешифратор 30 выполцяемой подпрограммы. Сигнал с соотнетствуюг 1 его выхода дешифратопа 30 обцуляет соответствуннй триггер 33 и регистр 32 результгд, ,им ж сигналом через блок элементов И 11 И 36 последовательно считывается информация с группы регистров 32 ре ультатд. В тех регистрах, гЛе иместся ицфсрмация (триггер 33 в едицичц м состоянии) вычисленное время ожГция подпрограммы с поля разнос ги регистра 32 результата поступает в арифметический блок по выходу 21 ерез группу блоков элемецтод И 38 и группу блоков элементов ИЛИ 37, гд от грмени ожидания первой ц цирогрд.мы ьчитается время выполнения выбранной подпрограммы. Рдцогремеццо код адреса подпрограммы с рсгистра 32 результат поступает цд дешифратор 29 подпрограммы и ца все первые блоки групп элементон И 3, через группу блоков элсмцтов И 38 и группу с:л ков лемецтс в ИЛИ 35, Си налом с. выхола лешифрд гора 29 открывается соответствующая группа сцсмсцтс в И 31 и вычисленный резульгт по входу 20 вь- численной разноти -дппеывает.я в свой регистр 32 резуцьтд гагалсе сцгндлом, зд; ерждццым по времеци ца зпменте 28 задержки, стпрасывдется1 б 24447 6 подпрогрлмь;ь в блк 1 а мятилл;тее цикл работы устройств плторяется. следующий регистр 32 резульдта (зт времени ожидании подпрограммы вычитается время вычислецтя подпрограммы). Таким образом, обрттблтывдются все регистры 32 результат, в которых имеется информация.Сигналом с единичного выхода григгера 13 от блока 1 запрашиваются ноттера всех подпрограмм, запросы нд выполнение которых находятся в цастоягтий момент в блоке 1 памяти. Блок 1 выдает код номеров подпрограмм в блок 2, где они записываются в регистр 1 1 номеров подпрограмм. Управляющий сигнал с вьгода дет)иА- ратора 12, через элемент И 15 поступает в те ячейки блоков 4 ц 5, которые закреплены ва выбранной подпрограммой, ц в блок 8, з также поступает ца вход 18 адреса подпрограммы на соответствующую группу элементов И 31 и записывает получен - ный в арифметическом блоке результат вычисленного времени ожидания поступившей подпрограммы в свой регистр 32 результата, Сигнал с выхода элемента И 15 также обнуляет гу ячейку регистра 11, в которой записан код адреса подпргрлммы вибранний дешифратором и ячейку в буфетном блоке 1 памяти этой подпрограммы, Затем дешифратор 12 с регистра 11 выделяег код следующей по порядку ттоступле)тия подпрограммыцикл работы и записи времени жидания подпрограммы в регистр 32 результата повторяется. После исчерпания всех кодов номеров подрограмм вырабатывается сигнал с управляющего выхода регистра 11 и поступает по входу 17 передачи нл третьи входы гругпы блоког элементов И 34, открывая тс регистры 3 результата, в которьгх есть инфрмлция. Считлнцие времена ожиглция п)тирграмм пступают на дешифраторы 40 и с помощью поразрядных узлов 44 анализа определяется минимальное время ожидания подпрогрллтми, Сигнал с вих- да элемента И 11 И 43 через сответс 1 вуютттую группу элсмецтов И 42 передает адрес выбранной подпрограммы по выходу 39 в регистр 14, а также устацавливлет триггер 13 блока 2 управления в нулевое со тяцце, который открывает элемент И 1 с) и разрешает выдачу текуего времени при поступлении заявки на цыплис цие Фор мула из обретения5 1. Устройство для выбора подпрограмм, содержащее пять блоков памяги, блк управения, блок Фиксации величин рдзностй, арифметический блок, блок Фс)рмировл)гия релльног.) времени, а блок у травления содержит два регистра, григр, дешифратор и два элеменгл 1, прцчсм в Оттоке управления прямой вывод триггера соединен с первым входом первого злемецта И, второй вход ктор) о соединен с выходом дега%1 лтора, входы которого соедиРы с выхсдлми регистра, 20 иверсцый выход триггера соединен спервым входом второго элемента И, причем информационные вход устройства соединены с лттресгц )мт входами первого блока памяти, первая группа 25 выходов которого соединена с группс)йадресных входов второго блока пдмяти, группа выходов которого соединена с первой группой цеформдционных входов арО"тетиРек)го блока, 30 вторая и третея групди РФрмзцтоцньх Входов кот 1)оо РдинРцы сот ветственно с нихо;т;)ья третьего ичетвертого блоков пдмяттт, вход счцтывания которого соединенвходом чтения второго блока памяти, с выходом первого элемента И блока угтрлтления и с входом запуска блс кл Лормирот)лния реального вретРви, нх.);т остановд которого селиР с вихдом второ го элемента И бцока утравления, тактовый вход арифметичсскогблока соединен с первым нтгхд)т блока формирования реального врем цц, информационные входи тервзго ре: с грл блокд 45 управления .е;тицсь с нтрй группойвыходов перв)го б кл памяти, тактовый вход цсрвого регтц.тр; блока управлецця и тзктье т)х),т первого ттпятого блк там.ттц с с;ицени с вы О ходом перво).) мент, 11 блока управления,вход упрлтетси) тец)тем нервого блока памяти сР, с пря;тым выходом триггера бл кд у;:1 лн.ецця, цццерсцыи ьхд .:-. ,ч т)с и свторы хДО) в )1)Гт)е л 1блока упрднлсцт, Ход . рч л г 1 иггера ктор г с ле;тт" и х)дот пятого б:ока памя тт, груп хдоварифметического 1):.к; е л спервой группой входов блока фиксации величины разности, адресные входы пятого блока памяти соединены с выходами второго регистра блока управления, второй выход формирователя реального времени соединен с тактовым входом второго блока памяти, о тл и ч а ю щ е е с я тем, что, с целью увеличения быстродействия работы устройства, в него введены блок определения минимальной разности, причем четвертая группа информационных входов арифметического блока соединена с первой группой выходов бло,ка фиксации величин разностей, остальные группы выходов которого подключены соответственно к группам входов блока определения минимальной разности, выходы которого соединены соответственно с единичным входом триггера блока управления и с информационными входами второго регистра блока управления, выходы второго регистра блока управления соединены с адресными входами третьего блока памяти.2, Устройство по л. 1, о т л и ч а ю щ е е с я тем, что блок фиксации величин разности содержит группу элементов задержки, два дещифратора группу триггеров, три группы блоков элементов И, элемент ИЛИ, два блокаэлементов ИЛИ, группу триггеров, группу регистров, причем группа выходов первого блока элементов ИЛИявляется первой группой выходов блока, остальные группы выходов которого соединены с первыми группами выходов регистров группы и с группамивыходов блоков элементов И первой группы, группа информационных входов каждого блока элементов И первой группы соединена с второй группой выходов одноименного регистрагруппы, первый управляющий вход блоков элементов И первой группы соединен с входом блока, второй управляющий вход каждого блока элементов И первой группы соединен с выходом одноименного триггера группы, группы информационных входов нечетныхблоков элементов И второй группы соединены с первыми группами выходов соответствующих регистров группы, группы информационных входов четных блоков элементов И второй группы соединены с вторыми группами выходов соответствующих регистров группы, пер вые управляющие входы блоков элементов И второй группы соединены свыходами соответствующих триггеровгруппы, вторые управляющис. входы последнего и предпоследнего блоков элементов И второй группы соединены свьгходом элемента ИЛИ и с входом лервого элемента задержки группы, вторые управляющие входы остальных блоков элементов И второй группы сое 1 О 15 20 25 30 35 40 группы соединены с соответствующими выходами первого дешифратора и входами сброса соответствующих триггероз группы3, Устройство ло и. 1, о т л и ч а ю щ е е с я тем, что блок фиксации минимальной разности сдержит группу узлов анализа, группу дешифраторов, группу элементов ИЛИ, группу блоков элементов И и блок -лементов ИЛИ, причем каждый узел анализа, кроме после; него, содержит грулпу элементов ИГ, группу элементов И, элеменг И (последний поразрядный узел анализа не содерж т элемента И), группа входов каждого дешифратора группы соединена с соответствующей группой входов блока, выход каждого элемента НЕ группы в каждом узле авали а соединен с ео 45 50 динены с выходами соответствующихэлементов задержки группы, которыесоединены последовательно, группы выходов четных блоков элементов И второй группы соединены с входами первого блока элементов ИЛИ, группы выходов нечетных блоков элементов Ивгорой группы соединены с пхопамивторого блока элементов ИЛИ, группавыходов второго блока элементов ИЛИсоединена с группой иходои первогодешифратора и с группами информационных входов нечетных блоков элементов И третьей группы, группы информационных входов четвертых блоков элементов И третьей группы соединены спервой группой входов блока, втораягруппа входов которого соединена сгруппой входов вторего дешифратора,каждый выход которого соединен с вхо"дом сброса одноименного регистрагруппы, с единичльг входс.м одноименного триггера группы и с соответствующим входом элемента ИЛИ, выходыблоков элементов И трегьей группысоединены с информационными входами регистров группы, улр;.вляющиевходы блоков элементов И третьейотвествуюи хс нс хг.е;у - цих элементов И Гр7 пао уз, анализа, тхя эле., тл И ожлогс узла ана:изл соплис. . гос тв :тВуюцЗми входми элсме ов И Груитследувегс узла алсизл, выхс дч эсс - ментов Н 1: группы сад;ого у я. л лнллн - за соединены = вс;амн элемстл И своего узла аналк л и с нхолми эле - мента И следусего у.ца лнллпзл, одноименные выход десрлторов гру- ы соединены г. входами .е."етов И 1:одноименного узла л; пчл н с входл - ми элементов И г уппы о;номс.н го узла анализа, -й нх л з.-о деФ- ратора Группы гоеднс с Гопе"- ствующим входом т-го э.емг г л И 1 И г . (= 1д.- о иц - ство уазов а,л 1 эл, ) входи однс 1- имсых з -,ему 1 ов 1 Го,Гппн какдо го узла ааппза гое;ноы с соотвстствую;сими входли одноименого "леме - тл 11.П группы, выход клждсго элемента И 1 И группь; соедигг упранлнюним вхо;ом одноенного блока элементов И группы, группь орлионпх входов блоков элеметс в Иу соедиены с го.; ветс гсу ми группами ходов блок;, : ходы блоков элеменог И гру: соплноны . входами блок эг. н 1 ов 1.111 руппа вьтхояов есоого явле ггяругпо=: выходов блоЬ" 4441пстанитель М.Кудряше едактор Ю.Середа Техред М.Дидык Корректоски Заказ 190 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР113035, Москва, Ж, Раушская наб д, 4/5роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10