Стабилизированный преобразователь постоянного напряжения

(088.8)идетельство ССС02 М 3/335, 198етельство СССР2 М 3/335, 1983 ение, сброс-наб) режимах работыо всем диапазонебразователя. клю в переходных рос нагрузки преобразоват токов нагруз 1 з.п.ф-лы,и т. ля и л. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относится к электротехнике и может быть использованов источниках вторичного электропитания. Цель - упрощение путем исключения датчика насыщения сердечникавыходного трансформатора при одновременном симметрировании режима перемагничивания его сердечника. Устройствосодержит усилитель 5 мощности иузел 14.симметрирования, состоящий 2из двух схем 19, 20 выборки-хранения, двух стробируемых компараторов 15,16 и двух схем 17,18 задержки. Узел 14 симметрирования сравнивает мгновенные значения токов коллектора силовых транзисторов усилителя 5 мощности в соседних полупериодах и осуществляет соответствующую коррекцию длительностей импульсов управления с целью поддержания равенства мгновенных значений токов коллектора силовых транзисторов усилителя 5 мощности, а тем самым и равенства токов намагничивания выходного трансформатора 7 в полупериодах работы преобразователя. Симметрирование осуществляется как в установивиихся, так и1610562 Ц:зобретсцие относится к электротехццке и может быть использовано в истс "чиках 1 зторпчцого электропитаниярадиоэлектроцной аппаратуры,Цель изобретения - упрощение путем исключения датчика насыщения сердечника выходного трансформатора приодновременном симметрировании режимаперемагничивания его сердечника. 10На Фиг.1 приведена структурнаясхема преобразователя; на Фиг,2эдюры, поясняющие его работу.Преобразователь (Фиг.1) содержитгенератор 1 тактовых импульсов, выходом подключенный к входу счетноготриггера 2, выходы которого соединеЪны с первыми входами первой 3 и второй 4 схем И, выходы которых соединены с соответствующими управляющимивходами цвухтактного усилителя 5моЩности, включающего в себя датчик6 тока силовых транзисторов и выходной трансформатор 7, подключенный квьерямителю с индуктивно-емкостным 25Фильтром 8, усилитель 9 обратнойсвязи, входом подключенный к выходуФильтра 8, а выходом - к входу широтно-импульсного модулятора 10, выход которого соединен с вторыми входами схем И 3 и 4, КЯ-триггер 11,первый вход которого соединен с выхоДом генератора 1 тактовых импульсой, а выход - с третьими входамисхем И 3 и 4, пороговый элемент 12,вход которого подключен к выходудатчика 6 тока силовых транзисторов,Кроме того, преобразователь содержит схему ИЛИ 13 и узел 14 симметрирования, который состоит из 40двух стробируемых компараторов 15и 16, двух схем 17 и 18 задержкии двух схем 19 и 20 выборки-хранения,каждая из которых содержит, например,последовательно соединенные двунаправленный ключ 21, запоминающий конденсатор 22 и повторитель 23 напряжения.Сигнальные входы 24 и 25 соответ"ственно первой 19 и второй 20 схем .выборки-хранения подключены к выходудатчика 6 тока силовых транзисторов.Ицвертирующий вход первого компаратора 15 и неинвертирующий вход второго компаратора 16 соединены с выхо)5дом первой схемы 19 выборки-хранения,а инвертирующий вход второго компаратора 16 и неинвертирующий вход первого компаратора 15 - с выходом второй схемы 20 выборки-хранения. Вы - ходы компараторов 15 и 16 соединены соответствеццо с первым и вторым входами схемы ИЛИ 13, третий вход которой соединен с выходом порогового эле. мента 12. а выход схемы ИЛИ 13 подключен к второму входу КБ-триггера 11. Выход первой схемы И 3 соединен с входом 26 управления режимом работы первой схемы 19 выборки-хранения, а через первую схему 17 задержки - свходом стробирования первого компара. тора 15, Выход второй схемы И 4 соединен с входом 27 управления режимом работы второй схемы 20 выборки-хранения, а через вторую схему 18 задержки - с входом стробирования второго компаратора 16,Диаграммы, поясняющие работу преобразователя, приведены на фиг.2, где 2 а - напряжение на выходе генератора 1 тактовых импульсов; 2 б,2 в - напряжение на выходах счетного триггера 2; 2 г, 2 д - напряжение на выходе схем И 3 и 4 соответственно; 2 е напряжение на выходе датчика б тока силовых транзисторов; 2 ж, 2 з - напряжение на выходе первой 19 и второй 20 схем выборки-хранения соответственно; 2 и - напряжение на выходе схемы ИЛИ 13; 2 к, 2 л - напряжение на выходе первой 17 и второй 18 схем задержек, соответственно; Т - период рабочей частоты преобразователя;- время задержки появления импульсов управления на входе стробирования компараторов 15 и 16.Стабилизированный преобразователь постоянного напряжения работает следующим образом.Выходной сигнал генератора 1 тактовых импульсов (фиг.2 а) поступает на вход счетного триггера 2, который поочередно формирует на прямом и инверсном выходах сигналы логической "1" (Фиг,2 б, 2 в), длительность которых равна половине периода Т/2 работы преобразователя. Эти сигналы поступают на первые входы схем И 3 и 4. На вторые входы схем И 3 и 4 поступает разрешающий сигнал, логической "1", длительность которого оп" ределяется усилителем 9 обратной связи и широтно-импульсным модулятором 10 из условия стабилизации напряжения на выходе фильтра 8. На третьи входы схем И 3 и 4 поступает сигнал ,с выхода КЯ-триггера 11, который в2 6выходом с хемы 19 выбор ки-хр анения,будет повторять Форму напряжения назапоминающем конденсаторе 22. Поэтому в режиме выборки напряжение навыходе схемы 19 выборки-хранения, аследовательно, и на инвертирующемвходе компаратора 15 будет пропорционально величине тока, а Форма напряжения повторяет форму импульса токапервого силового транзистора инвертора 5 (фиг.2 ж, интервал С).После окончания импульса управления на выходе первой схемы И 3 с момента времениФормируется сигналлогического "0", первый силовойтранзистор усилителя 5 закрываетсяи схема 19 выборки-хранения в моментвремени Т переводится в режим хране 3ния.В этом режиме двунаправленный ключ21 закрывается и запоминающий конден-.сатор 22 отключается от выхода датчика 6 токаВследствие большоговходного сопротивления повторителя 23напряжения и большого внутреннегосопротивления двунаправленного ключа 21 в закрытом состоянии напряжениена запоминающем конденсаторе 22, аследовательно, и на выходе схемы 19выборки-хранения сохраняется на уровне, пропорциональном величине токапервого силового транзистора в моментокончания импульса управления в первом полупериоде работы преобразователя (фиг.2 ж, интервал 3- 7).В следующем полупериоде работы .преобразователя по сигналу логической"1" на выходе второй схемы И 4(фиг.2 д, интервал С 4,- Т 6) открывается второй силовой транзистор усилителя 5 мощности, на выходе датчика6 тока формируется напряжение, величина которого пропорциональна величи,не тока, а форма напряжения повторяетформу импульса тока этого транзистора (фиг.2 е, интервал Т 4,- 6),Одновременно схема 20 выборки-хранения, подключенная по входу 27 управления режимом работы к выходусхемы И 4 по сигналу логическойв момент времени Спереводится в режим выборки. В этом режиме напряжение на ее выходе, а следовательно,и на инвертирующем входе компаратора16 пропорционально величине тока, аФорма напряжения повторяет форму импульса тока второго силового тран 16105 25 начале каждого полупернола работыпреобразователя выходным сигналомлогического "0" генератора 1 тактовыхимпульсов устанавливается в исходное5состояние. На его выходе появляетсясигнал логической "1", который не оказывает влияния на Формирование импульса управления на выходе схемИЗи 4,10Если в преобразователе отсутствует несимметричный режим перемагничивания сердечника выходного трансфор -матора и нет перегрузки по току силовых транзисторов, то на вьжодах компаратров 15 и 16, порогового элемента 1. . а следовательно, и на выходесхемы ИЛИ 13 присутствует сигнал логической "1", который поступает навторой вход КБ-триггера и не влияет 20на его состояние.При открытии одного из силовыхтранзисторов усилителя 5 мощности импульсом управления, например, с выхода схемы И 3 (фиг.2 г, интервале) на выходе датчика 6 токаформируется напряжение, величина которого пропорциональна величине тока,а Форма напряжения повторяет формуимпульса; тока этого силового транзистора (Фиг.2 е, интервал е.-е).Одновременно схема 19 выборки-хранения, подключенная по входу 26 управления режимом работы к выходусхемы И 3, по сигналу логической "1"в момент времени С переводится врежим выборки. В этом режиме двунап-равленный ключ 21 открывается и подключает запоминающий конденсатор 22к выходу датчика 6 тока силовых транзисторов, Напряжение на запоминающемконденсаторе 22 вследствие малоговнутреннего сопротивления двунаправленного ключа 21 и малого выходногосопротивления датчика 6 тока будет 45практически повторять форму выходного напряжения датчика б тока. Причем благодаря двунаправленности ключа21 обеспечивается и разряд запоминаю,щего конденсатора 22 на выходное сопротивление датчика 6 тока в случае,если напряжение на запоминающем конденсаторе 22 больше выходного напряжения датчика б тока.Повторитель 23 напряжения, имея 55большое входное сопротивление, не оказывает влияния на напряжение запоминающего конденсатора 22, и напряжение на его выходе, который являетсязистора усилителя 5 мощности (фиг,2 з,интервал 4 "6)После окончания импульса управления на выходе схемы И 4 с момента вре 5мениформируется сигнал логического "0", силовой транзистор усилителя 5 мощности закрывается, схема 20выборки-хранения в момент временибпереводится этим сигналов в режимХранения. В этом режиме на ее выходесохраняется уровень напряжения, пропорциональный величине тока второго,силового транзистора в момент окончания импульса управления во второмполупериоде работы преобразователя(фиг.2 з, интервал 6 - Т 1 О).Таким образом, в каждый полуперн -од работы преобразователя происходитсравнение напряжений, присутствующихна входах компараторов 15 и 16, атем самым и сравнение величины тока открытого силового транзистора усилителя 5 мощности в любой момент вре-мени текущего полупериода с величинои 5тока другого силового транзистора усилителя 5 мощнбсти, достигнутой вконце поедьщущего полупериода работыпреобразователя. Причем сравнениепроизводится тем компаратором, навход стробирования которого в данныйполупериод поступает разрешающийсигнал логической "1" (фиг,2 к, 2 л)с, выхода соответствующей схемы И 3или 4 через соответствующую схему17 или 18 задержки,Если величина тока одного иэ силовых транзисторов усилителя 5 мощности в текущем полупериоде не превы"шает величины тока второго силового 40транзистора, достигнутой в конце прерьщущего полупериода, то на выходесоответствующего компаратора 15 илн16 будет присутствовать сигнал логической 1 поступающий через схему 45ИЛИ 13 на второй вход КБ-триггера 11и не изменяющий его исходного состояния (фиг,2 и, интервал- ,).Если величина тока одного иэ силовых транзисторов (например, второ- Ого) в текущем полупериоде в какой-томомент времени (например, С цфФиг,2 е) превысит величину тока другого силового транзистора, достигнутую,в конце предыдущего полупериода(фиг,2 е, момент времени т), то55на выходе соответствующего компаратора 16 сформируется сигнал логического нуля, поступающий через схему ИЛИ 13 на второй вход КЯ-триггера 11(фиг,2 и, момент времени). По этому сигналу КБ-триггер 11 переключается, на его выходе устанавливаетсясигнал логического "0", на выходесхемы И 4 (фиг.2 д, момент времени й )также устанавливается сигнал логического "0", открытый в данный полупериод силовой тразистор усилителя 5мощности этим сигналом закрывается доконца текущего полупериода и величина его максимального тока ограничивается на уровне величины тока второгосилового транзистора, достигнутой вконце предыдущего полупериода, с точностью, определяемой зоной нечувствительности компаратора 16,Таким образом, в предлагаемом преобразователе осуществляется выравнивание токов силовых транзисторов усилителя 5 мощности в полупериодах егоработы путем соответствующей коррекции длительности их открытого сос,тояния.Поскольку ток силовых транзисторов усилителя 5 мощности представляетсобой сумму тока намагничивания выходного трансформатора 7 и приведенного к первичной обмотке этого трансформатора тока нагрузки преобразова"теля, то (при условии равенства величины тока нагрузки в полупериодах)будет происходить выравнивание токанамагничивания выходного трансформатора 7, т.е. будет осуществляться симметрирование режима перемагничиваниясердечника выходного трансформатора 7,Равенство тока нагрузки в полупериодах обеспечивается выходным индуктивно-емкостным фильтром 8.Поскольку суммарная задержка, имею.щаяся в трактах обработки сигналасхем 19 и 20 выборки-хранения, компараторов 15 и 16, схем И 3 и 4,КБ-триггера 11, не превышает величи-ну порядка (05-1) мкс, то симметрирование режима перемагничивания сердечника выходного трансформатора 7будет осуществляться не только вустановившихся, но и во всех переходных режимах работы преобразователя,Прй наличии перегрузки по токусиловых транзисторов усилителя 5 мощности выходной сигнал датчика 6 токапревысит опорный уровень пороговогоэлемента 12, на выходе пороговогоэлемента 12 сформируется сигнал логи 1610562ческого "0", который через схемуИЛИ 13 поступает на второй входКБ-триггера 11. КБ-триггер 11 переключается и на его выходе до концатекущего полупериода устанавливается сигнал логического "0". Этим сиг- .налом на выходе соответствующейсхемы И 3 или 4 устанавливается сигнал логического "0", открытый в данный полупериод силовой транзисторусилителя 5 мощности закрывается доконца текущего полупериода. При сохранении перегрузки ток силовых тран-.зисторов ограничивается в каждом полуперчоде работы преобразователя назаданном пороговом уровне,При одновременном возникновении перегрузки по току и режима несимметричного перемагничивания узел 14 симметрирования и пороговый элемент 12работают параллельно, выравнивая величину тока намагничивания силовоготрансформатора 7 по полупериодам иодновременно ограничивая ток силовых 25транзисторов усилителя 5 мощности допорогового уровня.При включении преобразователя егозапуск осуществляется следующим образом.30В первом полупериоде работы преобразователя напряжение на выходелюбой их схем 19 или 20 выборки-хранения, находящейся в этот полупериодв режиме хранения, равно О, Следовательно, как только величина напряжения на выходе другой схемы 20 или19 выборки-хранения, находящейся в этотполупериод в режиме выборки,пропорционального величине тока открытого вэтот полупериод силового транзистора,превысит нулевое значение на величи-ну, равную величине зоны нечувствительности компаратора 15 или 16, компаратор переключится и силовой транзистор закроется. При этом максимальная величина его тока будет ограничена на уровне, пропорциональном величине зоны нечувствительности компаратора.50В следукнций полупериод работы преобразователя величина тока второгосилового транзистора сможет такжепревысить величину тока первоготранзистора в первом полупериоде толь-ко на аналогичную малую величину, Та ким образом, будет осуществляться по-степенное увеличение тока силовыхтванзисторов усилителя 5 мощности до номть(Го заснят,п, 1 Фчивя ется режим мя Г(ОГО заъ(а Г образователя.Формула изобретения1. Стабилизированньп преобразователь постоянного напряжения, содержащий генератор тактовых импульсов, вы - ходом подключенный к входу счетного триггера, прямой и инверсный выходы которого соединены с первыми входами двух схем И, выходы которых соединены с управляющими входами двухтактного усилителя мощности, включающего в себя датчик тока силовых транзисторов и выходной трансформатор, подключенный к выпрямителю с индуктивноемкостным фильтром, усилитель обратной связи, входом подключенньп к выходу фильтра, а выходом - к входу широтно-мпульсного модулятора, вы - ход которого соединен с вторыми входами обеих схем И, КБ-триггерпервым входом подключенный к выходу генератора тактовых импульсов, а выходом - к третьим входам обеих схем И, пороговый элемент, входом подключенный к выходу датчика тока, о т л и ч а ю - щ и Й с я тем, что, с целью упрощения путем исключения датчика насыщения сердечника выходного трансформатора при одновременном симметрировании режима перемагничивания его сердечника, в него введены схема ИЛИ и узел симметрирования, включающий в себя два стробируемх компаратора, две схемы задержки и две схемы выборки-хранения, сигнальные входы которых соединены с выходом датчика тока силовых транзисторов, выход первой схемы выборки-хранения соединен с инвертирующим входом первого и неинвертирующим входом второго компараторов, выход второй схемы выборки-хранения :соединен с инвертирующим входом второго и неинвертирующим входом первого компаратаров выходы компараторов соединены соответственно с первым и вторым входами схемы ИЛИ, третий вход которой соеднен с выходом порогового элемента, а выход - с вторым входом КБ-триггера, причем выход первой схемы И соединен с входом управления режимом работы первой сх(ы выборки-хранения и через первую хему задержки - с входом строброп. первого компаратора, а выход вт п 1 й1610562 12 11ФО 8 Л Составитель В.Хандогин.ктор А.Маковская Техред М.Дидык Коррект Палий Подпи оекрытиям прд. 4/5 изобретениям и5, Раушская наб ий комбинат "Пате изводственно атель схемы И соединен с входом управления режимом работы второй схемы выборкихранеция и через вторую схему задержки - с входом стробирования второго компаратора.2. Преобразователь по п,1, о т и и ч а ю щ и й с я тем, что схема аказ 3743 Тираж 499 НИИПИ Государственного комитета п 113035, Москва, Ж выборки-хранения выполнена в видепоследовательно соединенных двунаправленного ключа, запоминающего конденсатора и повторителя напряжения,причем управляюций вход двунаправлецного ключа является входом управлениярежимом работы схемы,1 Ужгород, ул. Гагарина, 10