Устройство для контроля дискретных сигналов

(57) пользуется для поиска неисправностейв логических блоках, Целью изобретения является повьппение достоверностиконтроля, В устройстве по каждомувходу введены два одновибратора, двесхемы сравнения, три элемента И,триггер, элемент ИЛИ, элемент задержки, что позволяет исключить ложноеинвертирование сигналов при наличииимпульсных помех. 2 ил,осино тельство СССР Р 11/00, 1987КОНТРОЛЯ ЛИСКРЕТомасится к распределитель 17 импульсов, шифратор 18, элемент ИЛИ 19, блок 20 памяти, блок 21 формирования адреса,первый элемент 22 задержки, первыйформирователь 23 импульсов, вход 24задания режима считывания, второйэлемент 25 задержки, дешифратор 26,блок 27. индикации,На фиг, 2 даны следующие обозначения: а - вход 1 контролируемых сигналов; б - выход элемента 5 задержки; в - выход первого одновибратора6; г - выход второго одновибратора 7;д - выход первой схемы 2 сравнения;е - выход второй схемы 3 сравнения;ж - инверсный выход триггера 11; зпрямой выход триггера .11; и - выходпервого элемента И 8; к - выход второго элемента И 9; л - выход элемента ИЛИ 10.Устройство работает следующим образом. 00 00 а "Регистрается форм игн апу сов При появлении ция" на входе 14 рователь 13 импу сигнал с ГОСУДАРСТЭЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н АВТОРСКОМУ С 498375/24-245.10,887.10.90. Бюл..Н.Куценко, НСтахова81.3 (088.8)вторское свид347, кл. С 06СТРОИСТВО ДЛЯГНАЛОВзобретение от Изобретение относится к автоматик и вычислительной технике и может. использоваться для поиска неисправностей в цифровых устройствах.Целью изобретения является повыше ние достоверности контроля за счет исключения ложного инвертирования сигналов при наличии импульсных помех.На фиг. 1 представлена функциональная схема устройства; на фиг. 2 - диаграмма его работы.Устройство содержит группу 1 входов контролируемых сигналов, и каналов, включающих первую схему 2 сравнения, вторую схему 3 сравнения, третий элемент И 4, элемент 5 эадержки, первый одновибратор 6, второй одновибратор 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10, триггер 11, блок 12 формирователей импульсов, второй формирователь 13 импульсов, вход 14 задания режима регистрации устройства, группу 15 триггеров, группу 16 элементов И,97881 А числительной технике и и35 рого поступает на входы записи триггеров группы 15 и через элемент И 4на установочный вход триггера 11. Таким образом, счетные триггеры 11 игруппы 15 будут установлены в началь 5ное состояние, соответствующее состояниям контролируемых входов 1 в мо-.мент появления сигнала "Регистрация".Счгналы контролируемых входов 1(Фиг. 2 а) поступают через элемент5 задержки (фиг. 2 б) на одновибраторы6 и 7, Длительность задержкиэлемента 5 равна длительности цикла опроса распределителя 17 импульсов.Одновибраторы 6 и 7 формируют короткиеимпульсы по каждому перепаду сигналов на контролируемых входах 1, приэтом первый одновибратор 6 срабатывает по переднему фронту изменениясигнала и его прямой выход соединенс вторым входом первой схемы 2 сравнения, а второй одновибратор 7 срабатывает по заднему фронту изменениясигнала на контролируемом входе 1 иегоинверсный выход соединен с вторымвходом второй схемы 3 сравнения. Дли-,тельность импульсов, формируемых одновибраторами 6 и 7, должна быть4меньше. и достаточной для срабатывания схем 2 и 3 сравнения. Такимобразом, при изменении сигнала наконтролируемом входе 1 (фиг. 2 а)с логического нуля в логическую единицу через время , на которое задерживаются сигналы на контролируемом входе 1 (фиг. 2 б), на выходе пер. - .вого одновибратора 6 формируются короткие импульсы с уровнем логическойединицы (фиг 2 В) а при изменении , 4 Осигнала на контролируемом входе 1(щиг. 2 а) с логической единицы в логический нуль через время , формируются короткие импульсы с уровнемлогического нуля (фиг, 2 г), что обеспечивает. выделение фронтов контролируемых сигналов. Сигналы с выходоводновибраторов 6 и 7 поступают насхемь 1 2 и 3 сравнения и сравниваютсяйо логическому уровню с сигналами насоответствующем контролируемом входе 1 (фиг 2 а),При совпадении сигналов на выходесхем 2 и 3 формируются импульсы суровнем логической единицы и при несовпадении на выходе схем 2 и 3 фор 1мируются сигналы с уровнем логическо. го нуля (фиг. 2 д, е). При этом, еслина контролируемом входе 1 (фиг. 2 а) произошло изменение сигнала с уровнялогического нуля на логическую единицу и длительность сигнала с уровнемлогической единицы после этого изменения больше , то при появленииимпульса с уровнем логической единицы на выходе первого одновибратора 6(фиг, 2 в) через время с, от началаизменения сигнала на контролируемомвходе 1 на контролируемом входе 1уровень сигнала еще не изменится ибудет соответствовать уровню логической единицы, т.е. Иа обойх входахпервой схемы 2 сравнения будут сигналы с уровнем логической единицы,и, как результат, на выходе схемы 2сравнения сформируется импульс суровнем логической единицы (Фиг. 2 д).Таким образом, первые одновибраторы6, элементы 5 задержки и схемы 2сравнения каждого контролируемоговхода 1 устройства позволяют выделить только те изменения сигналовна контролируемых входах 1 с логического нуля на логическую единицу, длякоторыхдлительность сигнала с уровнем логической единицы после этогоизменения будет больше .,; и нефиксируют изменения, длительностьсигналов после которых меньшечто позволяет повысить в режиме счи-,тывания достоверность контроля засчет исключения ложного инвертирования группы триггеров 15 при наличии.импульсных помех. В случае, если наконтролируемом входе 1 (фиг, 2 а) цро;изошло изменение сигпала с уровнялогической единицы на логический нульи длительность сигнала с уровнем логического нуля после этого изменениябольше , то при появлении импульса с уровнем логического нуля на выходе второго одновибратора 7 (фиг. 2 г)через времяот начала изменениясигнала на контролируемом входе 1 напоследнем уровень сигнала еще не изменится и будет соответствовать уровню логического нуля, т.е. на обоихвходах второй схемы 3 будут сигналы"с уровнем логического нуля и, какрезультат, на выходе схемы 3 формируется импульс с уровнем логическойединицы (фиг. 2 е). Таким образом,вторые однонибраторы 7, элементы 5задержки и схемы 3 каждого контроли-,руемого входа 1 позволяют выделитьтолько те изменения сигналов на контролируемых входах 1 с логической еди1597881 10 15 20 25 30 35 40 45 50 55 ницы в логический нуль, для которыхдлительность сигнала с уровнем логического нуля после этого изменениябудет больше с , и не фиксироватьизменения, длительность сигналов после которых меньше 1, , что позволяетповысить достоверность контроля засчет исключения ложного инвертирования группы триггеров 15 при наличииимпульсных помех. Сигналы с выходом схем 2 и 3 сравнения поступают на первые входы элементов И 8 и 9, которые при наличии на вторых входах значения логической единицы с соответствующего выхода триггера 11 пропускают сигналы об изменениях на контролируемых входах на элемент ИЛИ 10 или блокируют. При этом триггер 11 изменяет свое состояние на противоположное при наличии импульса на выходе элемента ИЛИ 10. Так, например, если в момент появления сигнала "Регистрация на контролируемом входе 1 (Фиг. 2 а) сигнал был с уровнем логического нуля, то . на прямом выходе триггера 11 будет сигнал с низким уровнем (фиг. 2 з), а на инверсном выходе - с высоким (фиг, 2 ж), что позволяет блокировать прохождение сигнала с выхода второй схемы 3 сравнения, свидетельствующе- го об изменении сигнала на контролируемом входе 1 с уровнем логической единицы в уровень логического нуля (фиг, 2 к), и пропустить сигнал с выхода первой схемы 2, свидетельствующий об изменении контролируемого сигнала с уровня логического нуля на уровень логической единицы (Фиг, 2 и), Таким образом, триггер 11 позволяет дальнейшее прохождение только того сигнала об изменении информации на контролируемом входе 1, которое свидетельствует об изменении контролируемого сигнала на противоположный относительно значения, в которое установлен триггер 11, что позволяет . исключить импульсы о наличии изменений, которые сформируются с выходов схем 2 и 3 сравнения (Фиг. 2 д, е) в ситуациях, когда после короткого импульса, вызванного импульсной помехой, следует сигнал с противоположным логическим уровнем и длительностью, большей 7, что позволяет повысить достоверность. контроля за счет исключения ложного инвертирования сигналов при наличии импульсных помех. Имнульсы с выхода элемента ИЛИ 10 запускают блок 12 формироватеЛей импульсов, формирующий импульсы длительностью, в Я раз большей, чем длительность такта распределителя импульсов 17. При наличии на соответствующем выходе распределителя 17импульсов и на соответствующем выходе блока 12 формирователей импульсов сигналов единичного значения, им пульс единичного значения поступаетчерез соответствующий элемент И 16группы на шифратор 18. Шифратор 18формирует код линии, на которой произошло изменение уровня входного сигнала, Импульсы с элементов И 16 поступают также на элемент ИЛИ 19, единичное значение на выходе которогосвидетельствует об изменении логического значения сигнала на одном изконтролируемых входов 1 и необходимости увеличения на единицу. значенияадреса блока 21 формирования адреса.По сформированному адресу код с выхода шифратора 18 записывается в блок20 памяти при наличии разрешающегосигнала на входе записи с выхода элемента 22 задержки, длительность которого определяется длительностями задержек шифратора 18 и блока 21. Считывание из блока 20 памяти записаннойинформации с целью ее последующегоанализа происходит при наличии сигнала "Считывание" на входе 24, разрешающего работу формирователя 23 импульсов, импульс с которого изменяет значение адреса блока 21 формирования адреса на единицу и поступает черезвторой элемент 25 задержки на управляющий вход считывания блока 20. Считанные коды номеров контролируемыхвходов поступают на дешифратор 26,сигнал единичного значения с соответствующего выхода которого поступаетна счетный вход счетного триггера .15 группы, изменяя его состояние напротивоположное. Информация со счетных триггеров 15 поступает на блок27 индикации,Таким образом, устройство для контроля дискретных сигналов за счет ввода отличительных признаков позволяет исключить ложное инвертирование сигналов при наличии импульсных помех, что обеспечивает повышение дос 1597881товерности контроля сигналов контролируемых входоз.Формула изобретенияУстройство для контроля дискретных сигналов, содержащее блок питания, два элемента задержки, элемент , ИЛИ, блок 4 ьормирования адреСа, два формирователя импульсов, блок формирователей импульсов, блок индикации, распределитель импульсов, группу элементов И, шифратор, дешифратор, группу триггеров, причем выходы распределителя импульсов подключены к первым входам элементов И группы, выходы которых соединены с соответствующими входами элемента ИЛИ и входами шифратора, группа выходов которого сое,динена с группой информационных входов блока памяти, группа адресных входов которого соединена с группой выходов блока формирования адреса, первый и второй входы синхронизации которого соединены соответственно с выходом элемента ИЛИ и выходом пер.вого формирователя импульсов, выходы элемента ИЛИ и первого формирователя импульсов через первый и второй эле,менты задержки соединены соответственно с входами записи и чтения блока памяти, группа выходов которого соединена с группой входов дешифратора, выходы которого соединены со счетными входами соответствующих триггеров группы, информационные входы которых соединены с входами контролируемых сигналов устройства, входы записи триггеров группы соединены с выходом, второго формирователя импульсов, входы первого и второго формирователей импульсов являются соответственно входами задания режимов считывания и регистрации устройства, вь.ходы триггеров группы соединены с группой входов блока индикации, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, выходы блока формирователей импульсов соединены с вторыми входами элементов И группы, в устройство введены п каналов (и - число контролируемых сигналов), каждый из которых содержит элемент задержки, три элемента И, элемент ИЛИ, две схемы сравнения, два одновибратора, триггер, причем в каждом канале информационный вход устройства. подключен к первому входу первого элемента И и через элемент задержки к входам первого и второго одновибраторов, выходы которых соединены с первыми входами соответствующих схем сравнения, выходы которых соединены с первыми входами соответственно второго и третьего элемен-, 25 тов И, выходы которых подключены квходам элемента ИЛИ, выход которого соединен с тактовым входом триггера и соответствующим входом блока формирователей импульсов, установочный ,вход триггера подключен к выходу первого элемента И, инверсный и прямой выходы триггера соединены с вторыми входами второго и третьего элементов И соответственно, выход второго фор мирователя импульсов соединен с вторым входом первого элемента И кажцого канала, вход второго формирователя импульсов подключен к входу задания режима регистрации устройства, вторые входы первой и второй схем сравнения каждого канала подключены к соответствующему информационному входу устроиства