Устройство синхронизации псевдослучайных сигналов

(51)5 Н ИЯ ВТОРСК ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗО СВИДЕТЕЛЬСТВУ(71) Московский электротехнический институт связи(56) Авторское свидетельство СССР В 915242, кл. Н 04 В 1/10, 1980.Тепляков И.М., Калашников И.Д., Рощин Б.В. Радиолинии космических систем передачи информации. М.; Советское радио, 1975, с. 172, рис.96. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ(57) Изобретение относится к электросвязи и может быть использовано в системах передачи информации, использующих псевдослучайные сигналы длябыстрого вхождения в синхрониэм. Целью изобретения является сокращениевремени вхождения в синхронизм. Входной сигнал после дискретизатора 1 поступает на линию 11 задержки, на выходах которой появляются соответствующие сигналы. На выходе формирователя 7 опорного сигнала также появляется сигнал, величина и знак Которогоопределяются входным сигналом. Возникновение ошибки во входном сигналеприводит к уменьшению уровня сигнала на выходе формирователя 7 опорного сигнала, однако по мерЕ накопления влияние этих ошибок все меньше сказывается на знаке этого сигнала. 2 з.п. ф-лы, 5 ил.Изобретение относится к электросвязи и может быть использовано в системах передачи информации, использующих псевдослучайные сигналы, длябыстрого вхождения в синхронизи,5Целью изобретения является сокращение времени вхождения в еинхронизм,На фиг,1 представлена структурнаяэлектрическая схема устройства синхро 10низации псевдослучайных сигналов;на фиг.2 и 3 - структурные электрические схемы формирователя опорного сигнала; на фиг.4 и 5 - временные диаграммы сигналов, поясняющие работуустройства синхронизации псевдослучайных сигналов.Устройство синхронизации псевдо/случайных сигналов с,держит дискретиэатор 1, вычитающий блок 2, аттенюа Отор 3, ключ 4, сумматор 5, линию 6задержки, формирователь 7 опорногосигнала, перемножитель 8, накопитель9, пороговый блок 10, дополнительнуюлинию 11 задержки, первый дополнитель ный перемножитель 12, фильтр 13 нижних частот, тактовый генератор 14,второй дополнительный перемножитель15, блок 16 компараторов, дешифратор 17.30Формирователь 7 опорного сигнала,(второй вариант) содержит блок 23формирователей модуля .сигнала, блок2 ч выбора минимального сигнала, пер-40вый перемножитель 25, блок формирователей 26 двухуровневого сигнала,второй перемножитель 2/ (фиг,3),Устройство синхронизации псевдослучайных сигналов работает следующим 45образом.На вход устройства синхронизациипсевдослучайных сигналов поступаетпсевдослучайная последовательность(ПСП), символы которой могут быть искажены шумом (Фиг.4 а, искаженные символы показаны пунктиром). В начальный моментвремени на выходах линии6 задержки (фиг,1, Фиг,4 г, фиг.5 г,первый выход линии задержки 5, фиг,4 д,55четвертый выход линии 6 задержки),на выходе формирователя 7 (фиг,4 е),на выходе накопителя 9 (Фиг.56, где11 - уровень порога), на выходе первого перемножителя 8 (фиг,5 а) и на выходе порогового блока 10 равны нулю.В такой ситуации ключ 4 замкнут и входной сигнал после дискретизации в дискретизаторе 1 проходит на информационный вход линии 6 задержки, Дискретизация входного сигнала осуществляется по переднему фронту сигнала, вырабатываемого управляемым тактовым генератором 14 (Фиг.46) . После четырех тактов на всех выходах линии 6 задержки появляются сигналы (в данном случае линия 6 задержки имеет четыре отвода, из которых используются первый и четвертый отводы). На выходе формирователя 7 также появляется сигнал, причем его величина и знак определяются входными сигналами. Если на входы формирователя 7 поступают неискаженные символы последовательности, то на его выходе знаксигнала совпадает со знаком следую-. щего принимаемого символа, это приводит к уменьшению сигнала на выходе вычитающего блока 2 (Фиг.4 в) и увеличению сигнала на входе, а сле,довательно, и на выходах линии 6 задержки. Это увеличение приводит соответственно к увеличению сигнала на выходе формирователя 7 и происходит до тех пор, пока сигнал на выходе формирователя 7 не будет полностью совпадать с сигналом на выходе дискретизатора 1.По мере увеличения сигнала на выходе Формирователя 7 увеличивается сигнал на выходе переножителя 8 и накоп,еля 9, что приводит к превыше нию порога в пороговом блоке 10 и ключ 4 размыкается. В этом случае сигнал с выхода формирователя 7 поступает непосредственно на информационный вход линии 6 задержки и совокупность этих блоков образует генератор псевдослучайной последовательности, причем задержка Формируемой ПСПсовпадает с задержкой принимаемого ПСС.Возникновение ошибки в принимаемом сигнале (при замкнутом ключе 4) приводит к уменьшению уровня сигнала на выходе формирователя 7, однако по мере накопления влияние этих ошибок все меньше сказывается на знакеэтого сигнала.Совокупность второго дополнительного перемножителя 15 и первого дополФормула изобретения25 1. Устройство синхронизации псевдослучайных сигналов, содержащее последовательно соединенные дискретизатор, перемножйтель, накопитель, пороговый блок и ключ, последовательно соединенные тактовый генератор и линия задержки, а также сумматор и дешифратор, выход тактового генератора подсоединен к управляющему входу дискретизатора, причем информационный вход дискретизатора и выход дешифратора являются соответственно входом и выходом устройства, о т ;. л. и ч а ю щ е е с .я тем, что, с целью сокращения времени вхождения в синхронизм, введены последовательно соединенные дополнительная линия задержки, первый дополнительный пере- множитель, фильтр нижних частот, выход которого подсоединен к управляющему входу тактового генератора, последовательно соединенные вычитающий блок и аттенюатор, выход которого подсоединен к информационному входу ключа, последовательно соединенные Формирователь опорного сигнала и второй дополнительный перемножитель, выход которого подсоединен к второму входу первого дополнительного перь- множителя, а также блок компараторов, при этом первыЪ вход и выход суммато-. ра подключены соответственно к выхо 30 35 40 50 55 5 159647нительного перемножителя 12 образуютвременной дискриминатор, на выходекоторого (фиг.5 д) сигнал содержитпостоянную составляющую, пропорциональную рассогласованию по задержке 5между сигналом, Формируемым формирователем 7 и сигналом на выходе дополнительной линии 11 задержки(фиг.5 в). Эта постоянная составляющая фильтруется фильтром 13 нижнихчастот и воздействует на частоту сигнала, вырабатываемого тактовым генератором .4. В результате этого задержка сигнала на выходе формирователя 7и задержка сигнала цискретизации(фиг.4 б) изменяются таким образом,чтобы момент дискретизации совпадалс серединой принимаемого символа.При этом исключаются ошибки, вызванные дрожанием фронтов принимаемыхсимволов,6 бду ключа и информационному входу линии задержки, выход дискретизатора подсоединен к первому входу вычитающе-, го блока, второй вход которого объединен с вторыми входами первого леЪ. ремножителя и сумматора и йодключен к выходу Формирователя опорного сигнала, выходы линии задержки через бло компараторов подсоединены к соответствующим входам дешифратора, дополнительные выходы линии задержки подсоединены к соответствующим входам формирователя опорного сигнала, а второй вход второго дополнительного перемножителя и вход дополнительной линии задержки подключены соответственно к выходу тактового генератора и информационному входу дискретизатора.2, Устройство по п,1, о т л и - ч а ю щ е е с я тем, что формирователь опорного сигнала содержит последовательно соединенные блок квадратов, весовой сумматор, формирователь управляющего сигнала и управляемый делитель напряжения, а также перемножитель, входы которого объединены с соответствующими входами блока квадраторов, а выход перемножителя подсоединен к информационному входу управляемого делителя напряжения, причем входы перемножителя и выход управляемого делителя напряжения являются соответственно входами и выходом формирователя опорного сигнала, а формирователь управляющего сигнала выполнен в виде преобразователя сигнала по функции квадратньпЧ корень"3. Устройство по п.1, о т л ич а ю щ е е с я тем, что Формирователь опорного сигнала содержит последовательно соединенные блок формирователей модуля сигнала, блок выбора минимального сигнала и первый лере- множитель, последовательно соединеннь блок формирователей двухуровневого сигнала и второй перемножитель, выход которого подсоединен к второму выходу первого перемножителя, входы блока формирователей двухуровневого сигнала объединены с соответствующими входами блока Формирователей модуля сигнала., причем входы блока формирователей модуля сигнала и выход первого перемножителя являются соответственно входами и выходом -формирователя второго сигнала.1596476 д г.Г Составитель В.ОрловТехРед М.Ходанич Корректо Н.Ревск едактор Т.Лазоренко ри Г Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 10 аказ 2917 Тираж 529НИИПИ Государственного комитета по изобре113035, Москва, Ж, Рауш Подписное ниям и открытия ая наб., д. 4/5