Устройство для моделирования деятельности человека оператора

(19) И 15/20 1)5 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ.К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свУ 1053109, кл. САвторское свидФ 1203571, кл, С юл. У 27В.М.Мачульскийарлов и Г,А.Томидетельство06 Р 15/20,етельство С06 Р 15/20,о СССР 1981.ССР 1983,ие фуниства ок по регинт ИЛИ тр 4 памя 5, тригадержки, ге(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯДЕЯТЕЛЬНОСТИ ЧЕЛОВЕКА-ОПЕРАТОРА(57) Изобретение относится к специализированным средствам вычислительной техники, Цель изобретения - расширение функциональных возможностейустройства за счет определения числаошибок по каждой моделируемой операции. Устройство содержит блок памяти, регистр памяти, четыре элеменИзобретение относится к вычислительной технике, в частности к устройствам для моделирования деятельности человека-оператора системчеловек-машина (СЧМ).Цель изобретения - расширенкциональных воэможностей устроза счет определения числа ошибкаждой моделируемой операции,На чертеже представлена схемаустройства.Устройство содержит пемент ИЛИ 1, блок 2 памяти, рэлемент 3 задержки, сти, четвертый элеме 2та ИЛИ, три элемента задержки, сумматор, счетчик ошибок, элемент И, счетчик правильно выполненных операций, триггер, три схемы сравнения, счетчик выполненных реализаций, блок регистрации, генератор равномерно рас пределенных случайных чисел, генератор имйульсов со случайной длительностью, дифференцирующий элемент и преобразователь временной интервал - код. Введение четвертого, пятого и шестого элементов задержки, пятого элемента ИЛИ, блока элементов И, де" шифратора и группы счетчиков пооперационных ошибок позволяет расширить функциональные возможности устройства за счет получения новых результатов моделирования, в частности количества ошибок, допущенных при выполнении каждой операции алгоритма управления. 1 ил. нератор 8 импульсов со случайной длиООтельностью, генератор 9 равномернораспределенных случайных чисел, третий элемент 10 задержки, дифференцирующий элемент 11, элемент И 12, преобразователь 13 временной интервал -код, первую схему 14 сравнения, четвертый элемент 15 задержки, счетчик16 ошибок, сумматор 17, шестой элемент 18 задержки,пятый элемент ИЛИ19, пятый элемент 20 задержки, блок ффффф21 регистрации, третью схему 22 срав-,нения, блок 23 элементов И, счетчик24 правильно выполненных операций,дешифратор 25, вторую схему 26 сравнения, группу 27 счетчиков поопера 1580388ционных ошибок, третий элемент ИЛИ28, счетчик 29 выполненных реализаций, второй элемент ИЛИ 30 и вход31 запуска.5Блок 2 памяти предназначен дляхранения и выдачи в регистр 4 параметров алгоритма управления. В немхранятся данные об управляющей иоперационной составляющих алгоритмадеятельности, выполнение которого моделируется. Считывание этих данныхосуществляется путем подачи сигналовна его входы, при этом йри проявлении сигнала на его первом входе производится выдача параметров первойи всех последующих операций алгоритма, а при появлении сигнала на втором его входе в регистр выдаются данные только о первой операции алгоритма, что соответствует началу новойреализации алгоритма при условии,чтопредыдущая реализация была завершена безуспешно, а значит, операторне выполнил на этот раз задачи уп-25равления,Блок 2 памяти разделен на две зо-.ны, причем в первой его зоне хранятся значения математического ожиданияИ(с) и среднеквадратического откло Онения 6(с) времени выполнения каждого типа элементарных операций, алгоритма. Данные значения размещены впорядке следования операций при выполнении алгоритма управления. Вовторой зоне располагаются значениявероятности безошибочного выполнениясоответствующего типа элементарныхопераций алгоритма Р,Эти параметры характеризуют Операционную составляющую, а порядок их,следования в соответствии с очередностью выполнения элементарных операций - управляющую составляющую моделируемого.алгоритма деятельности. 45Регистр 4 осуществляет хранениеи выдачу на первый выход значенияР соответствующих типов элементарных операций, а на второй выход -значения математического ожиданияи дисперсии времени выполнения каждого типа элементарных операций алгоритма.Элементы 3, 7 10 задержки предназначены для организации надежной55записи и считывания данных из блока2 памяти в регистр 4. Триггер 6 управляет включением и выключением устройства. Генератор 8 служит для выдачи им= пульсов со случайной длительностью, распределенных по необходимому закону с параметрами, выдаваемыми блоком 2 памяти. Генератор 9 случайных равномерно распределенных в интервале (0-1) чисел вырабатывает значенияэтих чисел.Питание на генераторы 8, 9 подается по сигналу, определяющему начало функционирования устройства, цепиподачи питания на схеме устройстване показаны.Элемент 11 выделяет импульс "начала" и импульс "окончания" импульсов,сформированных генератором 8 длядальнейшего преобразования отрезкавремени в код, в преобразователе 13.В схеме 14 сравнения, при поступлении от элемента 11 импульса "конец",производится сравнение случайного числа х, выработанного ранее по команде с выхода элемента 10 задержки ге.нератором 9, со значением вероятности безошибочного выполнения операции данного типа Р переписанногов схему 14 сравненйя с регистра 4.В результате сравнения этих чисел определяется безошибочность выполнениятекущей операции алгоритма. В случае,эесли х 1,. ь Р;, то операция считаетсявыполненной правильно, в противномслучае засчитывается ошибка, на этоммоделирование данной реализации прекращается. Подачей сигнала на входблока 2 памяти обеспечивается моделирование очередной реализации первой операции алгоритма.Элемент 15 задержки предназначендля организации нацежной перезаписиинформации из счетчика 24 в дешифратор 25 и надежного ее считывания насоответствующие счетчики 27 пооперационных ошибок,Счетчик 16 подсчитывает число ошибок, допущенных при выполнении алгоритма, что соответствует числу безуспешных реализаций, т.е. попытоквыполнения алгоритма.Сумматор 17 осуществляет суммирование всех значений временных интервалов "выполнения" операций какза одну, так и за все операции алгоритма и за все успешные его реализации. При этом в случае, если при выполнении алгоритма оператором допущена ошибка, т.е. алгоритм не выполнен, значения всех предыдущих до дан-.0388 5 158- -анои операции временных затрат стйраются и с безошибочными реализациямине суммируются.Элемент 18 задержки предназначендля организации надежной перезаписиинформации из счетчика 24 на схему26 сравнения. Элемент 20 задержкипредназначен для органиэации надежнойперезаписи новой информации из счетчика 24 в дешифратор 25 и его обнуления.Блок 21 по окончании моделирования регистрирует число безуспешныхпопыток выполнения алгоритма, т.е.содержимое счетчика 16, значение общего времени моделирования всех успешных реализаций алгоритма, т,е.содержимое сумматора, а также числоошибок по каждой операции, которыеприводят к невыполнению алгоритма управления в целом, т.е. содержимоесчетчиков 27 пооперационных ошибок,Счетчик 24 подсчитывает числоправильно выполненных операций длядальнейшего сравнения в схеме 26сравнения с числом операций, содержащихся в алгоритме управления, что позволяет определить момент завершениявыполнения задачи управления оператором и переход к новой ее реализации. Кроме того, при неверновыполненной операции счетчик 24 совместно с дешифратором 25 формируетадрес счетчика 27 фиксации неверновыполненной операции, Число операциймоделируемого алгоритма устанавливается в схеме 26. сравнения перед нача.лом моделирования.Счетчики 27 подсчитывают числоошибок о каждой операции моделируемого алгоритмаКоличество счетчиков определяется числом операций валгоритме,Счетчик 29 подсчитывает число проведенных реализаций, причем как успешных, так и ошибочных для сравненияв схеме 22 сравнения с требуемым числом реализаций. Это число записывается в схему 22 сравнения также перед началом моделирования и определяется исходя из требуемой точностирезультатов моделирования.Устройство функционирует следующим образом,Перед началом работы устройствонаходится в исходном состоянии: всесчетчики, сумматор, триггер, регистры установлены в исходные состояния, обнуляются сигналом, выработанным при подаче питания,После подачи сигнала "Пуск" навход 31 устройства включаются гене. -5мраторы 8 и 9, первый иэ которых подготавливается к формированчю последовательности случайного числа импуль. сЬв, а второй - к генерации случайных, равномерно распределенных чисел.Кроме того, импульс запуска черезэлемент ИЛИ 1 поступает на элемент 3задержки, время задержки которого устанавливается р зависимости от выхода на заданный режим работы генераторов 8 и 9,После поступления сигнала с выхода элемента 3 задержки на вход блока2 памяти производится считывание дан 20 ных из его обеих эон в регистр 4 длямоделирования выполнения первой операции. Кроме того, сигнал с элемента 3 через элемент ИЛИ 30 поступаетна элемент 7 задержки, время задерж 25 ки которого выбирается исходя из продолжительности перезаписи информациииз блока 2 в регистр 4, Сигнал с выхода элемента 7 задержки поступаетна вход элемента 10 задержки и наЗ 0 вход разрешения считывания регистра4. По этому, сигналу осуществляетсяперезапись значений параметров моделируемой операции в генератор 8 исхему 14 сравнения соответственно.35Генератор 8 начинает формирование последовательности импульсов, которыепоступают на вход элемента 11. Величина задержки времени элемента 10обеспечивает надежное считывание ин 4 О формации из регистра 4. При поступлении сигнапа с выхода элемента О наустановочный вход регистра 4 памятипроизводится обнуление регистров,Сигнал "Начало" с элемента 11 по 45 ступает на один вход преобразователя13 временной интервал - код, а сигнал "Конец" - на другой его вход,формируя код продолжительности временного интервала. Одновременно сиг 5 О нал "Конец" дает команду на сравнениев схеме 14 сравнения. В ней сравнивается случайное равномерно распределенное число со значением вероятности безошибочного выполнения операЦии данного типа. В том случае, еслиоперация выполнена безошибочно, импульс с второго выхода схемы 14сравнения поступает на вход элемента И 12. При наличии сигнала на вто 1580388ром входе элемента И 12, т.е., если не все операции алгоритма выполнены,1 происходит подача этого сигнала на вход элемента ИЛИ 1, и весь цикл работы устройства, но уже для модели- рования вторбй операции алгоритма, повторяется. Кроме того, импульс с второго выхода схемы 14 сравнения поступает на первый информационный 10 вход сумматора 17, на первый вход элемента ИЛИ 19, на вход элемента 18 задержки. Сумматор состоит из двух блоков: в первом подсчитывается время моделирования текущей реализации, а 15 во втором - время предыдущих, успешно выполненных реализаций, Если реализация завершена успешно, то время ее моделирования суммируется с содержимым второго блока за счет появления 20 сигнала на его втором установочном входе, в противном случае, т.е. при неуспешной реализации, сигнал на первом установочном входе сумматора обнуляет содержимое первого блока.С выхода элемента ИЛИ 19 сигнал поступает наинформационный вход счетчика 24 С выхода элемента 18 задержки сигнал, задержанный на время срабатывания элемента 19 и счетчика 30 24, поступает на управляющий вход блока 23 элементов И, разрешая перезапись информации (число успешных операций) со счетчика 24 на схему 26 сравнения, с первого выхода которой снимается постоянный единичный сигнал до тех пор, пока не будут выполнены все операции алгоритма управления. Когда все операции алгоритма выполнены успешно, единичный импульс 40 с второго выхода схемы 26 сравнения поступает через элементы ИЛИ 28 на счетчик 29 подсчета общего числа реализаций. С второго выхода схемы 22 сравнения через первый вход элемен та ИЛИ 5 на второй вход регистра 4 поступает команда до тех пор, пока не будет проведено требуемое число реализаций..В том случае, если при сравнении 50 значений в схеме 14 сравнения х ) Р операция считается невыпол 6фнениой. В этом случае сигнал с перйого выхода схемы 14 сравнения поступает на счетчик 16 под подсчета числа безуспешных реализаций, на вход элемента ИЛИ 28 для подсчета общего числа реализаций в счетчике 29 и на первый установочный вход сумматора 17 для обнуления содержимогопервого блока времени сумматора,т,е, времени, затраченного на текущую реализацию, Кроме того, сигналс первого выхода схемы 14 сравненияпоступает на вход пятого элементаИЛИ 19 для определения неверно выполненной операции алгоритма в счетчике 24С выхода счетчика 24 номер неверно выполненной операции поступаетна вход дешифратора 25 и на информационные входы блока 23 элементов И.Так как на управляющем входе блока23 элементов И сигнал отсутствует, тона его выходе никаких сигналов не будет. Одновременно сигнал с первоговыхода. схемы 14 сравнения поступаетна элемент 15 задержки, сигнал с выхода которого, задержанный на времясрабатывания элемента ИЛИ 19, счетчика 24 и перезаписи информации изсчетчика 24 в дешифратор 25, поступает на вход разрешения дешифрации дешифратора 25, разрешая запись информации в соответствующий счетчик 27.Одновременно,.с выхода элемента 15задержки сигнал поступает на элемент20 задержки, сигнал с выхода кото-,рого, задержанный на время перезаписи новой информации из счетчика 24 вдешифратор 25, поступает на установочный вход счетчика 24 для обнуленияего содержимого, подготовив тем самым к подсчету числа успешных операций в очередной реализации. Сигнал с первого выхода схемы 14 сравнения поступает на второй вход блока 2 памяти и обеспечивает выдачу врегистр 4 данных первой операциидля моделирования очередной реализации алгоритма. Когда число реализаций достигает требуемого числа, с первого выхода схемы 22 сравнения поступает на установочные входы счетчиков 16, 27 сигнал для считывания информади в блок 21 регистрации, а также на вход считывания сумматора 17, по сигналу которого суммарное время моделирования всех успешных реализаций перелисывается также в блок 21 регистрации, Одновременно сигнал с первого. выхода третьей схемы 22 сравнения поступает на второй вход триггера 6, заканчивая тем самым процесс функционирования ус 1 ройства,Устройство для моделирования деятельности человека-оператора, содержащее блок памяти, выходы которого подключены соответственно к разрядным входам регистра памяти, последова" тельно соединенные первый элемент ИЛИ и первый элемент задержки, последовательно соединенные второй элемент задержки и третий элемент задержки, сумматор, счетчик ошибок, элемент И, счетчик правильно выполненных операций, триггер, единичный вход которого является входом запуска устройства, три схемы сравнения, счетчик выполненных реализаций, блок регистрации, генератор равномерно распределенных случайных чисел, второй, третий и четвертый элементы ИЛИ, генератор импульсов со случайной длительностью, дифференцирующий элемент и преобразователь временной интервал - код, первый и второй информационные входы первой схемы сравнения подключены соответственно к первому. информационному выходу регистра памяти и выходу генератора равномерно распределенных случайных чисел, вход запуска которого и установочный вход регистра памяти соединены с выходом третьего элемента задержки, выход второго элемента задержки подключен к первому входу разрешения считывания регистра памяти, первый и второй входы второго элемента ИЛИ соответственно соединены с выходом Больше первой схемы сравнения и выходом первого элемента задержки, выход которого соединен также с первым входом разрешения считывания блоха памяти, второй вход разрешения считывания которого подключен к выходу Больше первой схемы сравнения, к информационному входу счетчика ошибок, к первому входу третьего элемента ИЛИ и к первому установочному входу сумматора, первый информационный вход которого соединен с.выходом "Не больше" первой схемы сравнения и первым входом элемейта И, второй вход которого подключен к выходу "Меньше" второй схемы сравнения, а выход элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к входу запуска устройства, нулевой вход триггера соединен с установочным входом счетчика ошибок, с входом считывания сумматора и с выходом "Равцо" третьей схемы сравнения,выход Меньшекоторой подключен кпервому входу четвертого элементаИЛИ, вторым входом соединенного с прямым выходом триггера, а выход четвертого элемента ИЛИ подключен к второму входу разрешения считывания регистра памяти, выход "Равно" второй схемы сравнения подключен к второму установочному входу сумматораи второму входу третьего элементаИЛИ, выход которого соединен со счетным входом счетчика выполненных реализаций,выход переполнения которого подключен к информационному входу третьей схемы сравнения, второй 20 информационный выход регистра памяти соединен с входом генератора импульсов со случайной длительностью,выход которого подключен к входу дифференцирующего элемента, первый выход 25 которого соединен с входом запускапреобразователя временной интервал -.код, а второй выход - с входом разрешения сравнения первой схемы сравнения и с входом останова преобразователя временной Интервал - код, выходкоторого подключен к второму информационному входу сумматора, выход которого соединен с первым информационным входом блока регистрации, вто.рой информационный вход которого подключен к выходу счетчика ошибок, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет определе -ния числа ошибок по каждой моделируемой операции, оно дополнительно содержит четвертьп, пятый и шестой элементы задержки, пятый элемент ИЛИ,блок элементов И, дешифратор и грун" 45 пу счетчиков пооперационных ошибок,причем первый вход пятого элементаИЛИ подключен к выходу "Не больше"первой схемы сравнения, выход "Большекоторой соединен с вторым вхо О дом пятого элемента ИЛИ и с входомчетвертого элемента задержки, выходкоторого подключен к входу разрешенияработы дешифратора и к входу пятогоэлемента задержки, выход которогосоединен с установочным входом счетчика правильно выполненных операций,информационный вход которого подключен к выходу пятого элемента ИЛИ, а информационные выходы счетчика праоставитель В.Фукалехред Л,Сердюкова Редактор В.ДанЗаказ 2014 Т,Па орр Тираж 571 Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5 звод венно-издательский комбинат "Патент", г,ужгород ул. Гагарина, 101 11 158038 вильно выполненных операций соедине-ны еоответственно с информационными входами решифратора, группа выходов которого подключена соответственно к информационным входам счетчиков по 5 операционных ошибок, установочные входы которых соединены с выходом "Равно" третьей схемы сравнения, а информационные выходы счетчиков пооперационных ошибок подключены соответственно к группе информационных 8 12входов блока регистрации, информационные выходы счетчика правильно выполненных операций соединены с информационными входами блока элементов И, управляющий вход которого подключен к выходу шестого элемента задержки, вход которого соединен с выходом "Не больше" первой схемы сравнения, а выходы блока элементов Исоединены с входами второй схемысравнения соответственно,