Некогерентный приемник

(51)5 Н 04 Ь 17/30 ПИСАНИЕ ИЗОБРЕТЕ СВИДЕТЕЛЬСТВУ АВТОР 24 Мф 3 А.Г. Аз(57) Изобретение технике. Цель из ние помехоустойч ,вии стационарных ный приемник сод фильтры 1 и 2, к ры 3 и 4, блоки относится к р ио повышевоздейстбретения вости пр екоге ласова помех. ржит со адратич ычитани е ные детектоя 5 би 7,ГОСУДАРСТВЕННЫИ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР. 14 (088. 8)ое свидетельство СССРкл. Н 04 Ь 17/30, 1981.ЕНТНБ 1 Й ПРИЕМНИК блоки памяти 8,9,14 и 45, блоки операционных усилителей 1 О и 11, блокиуправления 12 и 13, блоки сумматоров15 и 16, перемножители 17, 18 и 24,двоичные регистры 19 и 22, пороговые селекторы 20, 21 и 23, сумматоры 25,26,27 и 35, декодеры 28, 29и 30, блоки сравнения 31, 36 и 39,вычислительный блок 32; регистр 33,коммутатор 34, блоки выбора 37, 40и 43 максимального сигнала, ключи38, 41 и 44 и вычитатель 42. Цельдостигается за счет обеспечения приема при передаче дискретной информации с неопределенной начальной фазойсигналов, образующих составной сигналс избыточностью. 1 ил.Изобретение относится к радиотехнике и .может быть использовано в системах КВ-радиосвязи.Цель изобретения - повьппение поме 5 хоустойчивости при воздействии стационарных помех.Па чертеже изображена структурная электрическая схема предложенного при 10 анника. Пекогерентный приемник содержит ервый и второй согласованные фильты 1 и 2, первый и второй квадратичьые детекторы 3 и 4, первый, второй третий блоки 5-7 вычитания, первый 15 второй блоки 8 и 9 памяти, первый второй блоки 10 и 11 операционных илителей, первый и второй блоки 12 13 управления, третий блок 14 пати, первьп и второй блоки 15 и 16 умматоров, первый и второй перемнотели 17 и 18, первый двоичный рестр 19, первый и второй порого- е селекторы 20 и 21, второй двоичй регистр 22, третий пороговый сектор 23, третий перемножитель 24, рвый, второй и третий сумматоры -27, первый, второй и третий деко 1 еры 28-30, блок 31 сравнения, выислительный блок 32, регистр 33, оммутатор 34, дополнительный суммаор 35, первый дополнительный блок 6 сравнения, блок 37 выбора максимального сигнала, ключ 38, второй ополнительный блок 39 сравнения, л ок 40 выбора максимального сигна-, ла, ключ 41, вычитатель 42, блок 43 выбора максимального сигнала, ключ 44 и дополнительный блок 45 памяти,Приемник работает следующим обра 20 25 30 35 Зом,На вход приемника поступает (пусть Последовательно) составной сигнал с избыточностью, формируемый на основе разрешенной кодовой комбинации поме- д 5 Хоустойчивого кода. Каждый элементарный сигнал (соответствующий единичному или нулевому символу разрешенной кодовой комбинации, на основе которой и формируется данный составной сигнал с избыточностью) обрабатывается предварительно в двух паралнельных каналах, состоящих из согласованных фильтров 1 (2) и квадратичных детекторов 3 (4) . На выходе одного канала формируется аналоговый сигнал, определяющий проекцию входного Сигнала на общую ось, а на выходе Другого канала - на другую ось. Данные сигналы поступают на входы первого блока 5 вычитания, в котором определяется их разность и в виде последовательного анапогового сигналаХ ( =1,п) запоминается в ячейке3памяти третьего блока 14 памяти,В результате аналогичной обработкивсех элементарных сигналов. в третьемблоке 14 памяти запоминается аналогичная .точная) оценка ХХ, )входного составного сигнала с избыточностью,Из третьего блока 14 памяти аналоговый сигнал Х последовательно считывается (с регенерацией) на вход третьего порогового селектора 23, в котором преобразуется в последовательный двоичный составной сигнал ( двоичную кодовую комбинацию) Е,Из третьего блока 14 памяти аналоговые сигналы Х поступают также на второй вход второго блока 6 вычитания, в котором из величины Х вычитают величину выходного сигнала блоков 36 и 39 сравнения. Аналоговые сигналы Х поступают также на вход вычислительного блока 32. В блоке 6 вычитания формируются сигналы г -- Х; в . Епроекция градиента). Выходной сигнал Е, подается в первый двоичный регистр 11, где запоминается, а также на вход первого декодера 28.В вычислительном блоке 32 сигналы Х, нумеруются в порядке поступления из блока 14 памяти, затем коды номера каждого сигнала распределяются таким образом, что ближе к выходу вычислительного блока 32 записываются коды наибольших сигналов и дальше от выхода - кЬды наименьших сигналов, Таким образом, коды номеров выстраиваются по рангам от большего к меньшему. Далее коды номеров поступают в регистр 33 где записываются в ячейки. Запись производится параллельно, считывание из регистра 33 производится последовательна так, что за кодом номера максимального сигнала Х следует ранг "1" минимального - ранг "и", Таким образом,вычислены ранги для последовательности Х в их совместной ранжировке от меньшего к болыпему.В третьем пороговом селекторе 23 аналоговый сигнал Х = Х, преобра5 1538269 6зуется в двоичную кодовую комбинацию анализируемое в селекторе 23, а номерЕ = 1 Е;, причем Е = 1 при Х,О, повтора сигнала Х образующего выборЕ . = О ри Х, ( О Таким образом, ку, которая дапее анапизируется . Блок- О при Хформируются значения переменной счет сравнения проверяет гипотезучика, которые распределяются комму- Х-"Шум" против альтернативной гипотетатором 34 на входы ключей, например зы Х=1, блок 36 сравнения проверяетЕ, - на ключ. 38, Е - на ключ 41, гипотезу Х=О против альтернативыЕ я . - на ключ 44. При этом открывают- Х="Шум". Приведенный алгоритм регистся.ключи, на вход которых поступили10 рации символов или "О или ихп 1 п9отсутствия и "Шум" есть ни что иноеОдновременно с открытием ключей. как "Критерий знаковых рангов" Уилкокна их информационные входы поступают сона, Число 1(с,и) записано в блокиз регистра 33 через блоки выбора 37, 45 памяти. Для с = О 5 при п=5 п=640 и др, (до 43-го) значения рангов. 15 1 =8, 1 =11 приведем пары значенийТаким образом, на сумматор 35 посту- и и 1: 9,23; 10,28; 13,46; 14,53;пают и суммируются в нем лищь ранги и - число повторов элементарного сигположительных сигйалов Х., на выхо- нала Х,(число номера) о- вероятЧ ф Вде сумматора - сумма положительных ность ошибочной регистрации сигнала,знаковых рангов (статистика Т ). Она 20 принято, что с= 0,5, так как одинакопоступает на входы блоков 36 и 39 во нежелательна как ошибочная регистсравнения (статических). На другой рация сигнала (ложная тревога), таквход блока 36 сравнения поступает и пропуск сигнала. Таким образом,п(п+1) блок 45 памяти содержит приведенные.- 2 -- ф п .где число 25 числа С(о;и) и выдает на вход их вповторов сигналов Х в кодограмме зависимости от значения п(номера)1используемого помехоустойчивого ко- числа повторов элементарного сигнада); операция вычитания осуществляет ла Х, образующих выборку. Число пся в вычитателе 42, при этом число (номер) вводится в блок 45 памяти вСЯ;и) поступает на вход вычитате я 30 зависимости от используемого в систе(и блока 39 сравнения) из 4-го блока ме передачи информации числа повторов45 памяти. Блок 39 сравнения прини- элементарного сигнала. Также числомает гипотезу 11 Шум", если Т+; ,п) и вводится в вычитатель 42, где прои отвергает ее в пользу гипотезы Х щ изводится опе1, если Т 3 (о(;и). Очевидно, что 35блок 39 сравнения вы ает на выхо Число повторов п (номер) выбираетсигналы "1" или "Ш м". ким о аили Шум . Таким обра- ся исходя из требований к помехоустойзом в результате анализа номера пов- чивости и скорости передачи информаторов Х; д элементарного сигнала Хции, так как увеличивает и повышает(выборки Х,) выносится решение о 40первое и снижает второе.наличии сигйала "1" (Х = 1) или. о1 Уменьшение числа ошибок при выего отсутствии (сигнапа "1", решениенесении решения достигается применео сигнале "О" выносит блок 36 сравнением критерия знаковых рангов Уилкок-.ния), т,е, решение о наличии сигналасона, т.е. статистической обработкой"1", в противном случае решение о 45 вы орки Х,яповторов элементарногоналичии помехи (отсутствие сигнала) с нсигнала ;. Рмированная таким обАналогично проверяются гипотезы разом более точиразом олее точно двоичная кодоваяо наличии или отсутствии сигнала+ п(п +1) 50Е= О при Х; = О (в блоке 36 срав 7нения), поступает на вход второгоимеет место (Х=О), если же Т 7,7 елока вычитания, а также в первыйто значит имеет место помеха. двоичный регистр 19, где запоминаетТаким образом, сигналы Х ., посту- ся, и на вход первого декодера 28,паюшие из блока 14 памяти, отождеств" 55ляются с символами "1" или "О", т.е. После обработки по критерию знакоформируется двоичная кодовая комбина- вых Рангов сигналов, составляницихция, Дпя вынесения решения о сигнале сигнал Х, в первом блоке 8 памятиХ используется не просто его значение будет хранится поступившая с выхо)9 1538269 1 О ф ров первого и второго декодеров 28 онных усилителей, первый выход которо- и 29 на вторые входы соответствен- го соединен с входом второго блока но перемножителей 17 и 18 первого и управления, выход которого подключен второго канапов обработки сигнала к второму входу второго блока операци 5считываются разрешенные кодовые ком- онных усилителей второй выход которорз рс1 бинации Е и 2, а на их общий вход го соединен с первым входом второго из третьего блока 14 памяти считы- блока сумматоров, выход которого чевается (третий раз считывается ин- рез последовательно соединенные втоформация из третьего блока 14 памя О рой пороговый селектор и третий денти) аналоговыи сигнал Х.кодер подключен к второму входу третьВ перемножителях 17, 18 и 24 со- его перемножителя и.к цервому входу ответствующие сигналы посимвольно пе- блока сравнения, второй вход котороремножаются, а результаты выдаются го соединен с вторым входом второго 2 - , а выхо е к . огона вход соответствующего сумматора 15 перемножителя и выходом в о огот р5-27, На выходе каждого из суммато- декодера, вход которого подключен к р 5 7 формируются сигналы, ампли- второму входу третьего блока вычитаов 25-27 .о ми ют ятуды которых пропорциональны степе-, ния, к входу второго двоичного реням близости между сигналом Х и разре- гистра и к выходу первого порогового шенными кодовыми комбинациями. 2 О селектора, вход которого подключен кВыходные сигналы сумматоров 25-27 выходу первого блока сумматоров, перпоступают на соответствущцие входы вый вход которого соединен с первым блока 31 сравнения, где сравниваются,. выходом первого блока операционных По управляющему сигналу (он выдается усилителей, второй вход которого из блока 31 сравнения) из выходных 25 подключен к выходу первого блока упрегистров декодеров на выход прием- равления, вход которого соединен с ника считывается та из разрешенных вторым выходом первого блока опера- кодовых комбинаций, для которой вы- ционных усилителей, первый вход котоходной сигнал соответствующего блока рого подключен к выходу первого блосумммирования наибольший, После это ка памяти, вход которого подключен к го все блоки памяти и двоичные регис- выходу второго блока вычитания, втотры сбрасываются и приемник обрабаты- рой вход которого соединен с входами вает следукиций входной составной сиг- .первого двоичного регистра и первого нал с избыточностью. декодера, выход которого подключенТаким образом, некогерентный при- З 5 к второму входу первого перемножитеемник позволяет повысить помехоустой- ля и к третьему входу блока сравненияУ чивость приема при передаче дискрет- четвертый, пятый и шестой входы котоя дннои информации с неопределеннои на- рого подключены к выходам соответстчальнои фазой сигналов, образующих венно первого, второго и третьего составной сигнал с избыточностью. 40 сумматоров, входы которых соединеныс выходами соответственно первого, ф о р м у л а и з о б р е т е н и я второго и третьего перемножителей,выход первого двоичного регистра соеНекогерентный приемник, содержа- динен с вторым входом первого блока щий первый и второй согласованные 45 сумматоров, выход второго двоичнофильтры, выходы которых через соот- го регистра - с вторым входом второго ветственно первый и второй квадратич- блока сумматоров, при этом входы перные детекторыподключены соответствен- вого и второго согласованных фильтров но к первому и второму входам перво- объединены и являются входом приемго блока вычитания, выход которого 5 О ника, выходом которого является вычерез третий блок памяти соединен ход блока сравнения, о т л и ч а юс входом третьего порогового селек- щ и й с я тем, что, с целью повыше- тора, о первым входом второго бло- ния помехоустойчивости при воздейстка вычитания, с первыми входами пер" вин стационарных помех, введены вычисвого, второго и третьего перемножи лительный блок, регистр, коммутатор, телей и с первым входом третьего дополнительный сумматор, два дополни- блока вычитания, выход которого че" тельных блока сравнения, блоки выборез второй блок памяти подключен к ра максимального сигнала, ключи, выпервому входу второго блока операци- читатель и дополнительный блок памя 11 1538269 2ти, выход которого соединен с первым мального сигнала, ъходы которых соевходом первого дополнительного блока динены с выходом регистра, входы кото- сравнения и с входом вычитателя, вы- рого соединены с соответствующими выход которого соединен с первым входом ходами вычислительного блока, вхЬд5второго допоЛнительного блока сравне- которого подключен к входу третьего ния, второй вход которого соединен с порогового селектора, выход которого вторым входом первого дополнительного соединен с входом коммутатора, выход блока сравнения и с выходом дополни- которого подключен к вторым входам тельного сумматора, входы которого 1 О кпючей, при этом выходы первого и подключены к выходам ключей, первые второго дополнительных блоков сраввходы которых подключены к выходам кения объединены и соединены с вто,соответствующих блоков выбора макси- рым входом второго блока вычитания,Составитель О. Геллер Редактор Л, Гратилло Техред Л,Олийнык Корректор С. Черни Заказ 174 Тираж 516 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10