Устройство для воспроизведения аналогового сигнала

ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(7) Белс русскин говергитет им. В,И,Пе(57) Изобретение относится к вычислительной технике и может бьть испольэовано в аналого-цифровь 1 х вычислительных комплексах, устройствах автоматики,и связи как аналоговая линиязадержки, 1 зобретение позволяет повысить точногть воспроизведения, Этодостигается тем, что аналоговый сиг-,нал преобразуется аналого-цифровымпреобразователем 2 в код который за1524175 для з. 3,поминается в оперативном запоминающем устройстве (ОЗУ) 3, Считывание ординат сигнала и ОЗУ 3 осуществляетсяс задержкой. Для обеспечения высокойточности воспроизведения ординаты сигнала восстанавливаются цифроаналоговым преобразователем (ЦАП) 4. Засчет разбиения интервала дчскретиэаИзобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительчых комплексах, устройствах автоматики и связи, как аналого-цифровая линия задержки.гоЦелью изобретения является повышение точности воспроизведения,На фиг.1 приведена функциональная схема устройства; на фиг.2 -эпюры напряжений в характерных, точках блока управления, поясняющие принцип действия устройства,Устройство содержит входную шину 1, аналого-цифровой преобразователь (АЦП) 2, оперативное запоминающее устройство (ОЗУ) 3, инвертор 4,счетчик 5, сумматоры 6 и 7, регистры8-11, вычитатель 12, мультиплексор1 3 цифроаналоговый преобразовательФ(ЦАП) 14, блок 15 выборки и хранения,сглаживающий фильтр 16, выходную шину 17, и элементов И 18, шину 19 задания цифрового кода грубой задержкианалогового сигнала, счетчик-регистр20, триггер 21, блок 22 управления,который содержит генератор 23. тактовых импульсов, триггер 24, элемент25 задержки, элементы ИЛИ 26 и 27,формирователь 28 импульсов, элементИ 29, элементы ИЛИ-НЕ 30 и 31, счетчик 32, дешифратор 33, коммутатор 34,шину 35 задания кода точной задержкианалогового сигнала, шину 36 Сброс,входы 37-40,блока 22, выходы 41-48б ка 22 выход 49 элемента 25, выход5050 формирователя 28.На фиг,2 представлены эпюры 37-50сигналов на входах и выходах бло ка 22и его элементов,55Устройство работает следующим образом,Для задания определенной задержки аналогового сигнала устанавливают ции на мелкие деления, равные ступеньке ЦАП 14, обеспечивается высокая-точ- ность задержки аналогового сигнала, Для устранения выбросов ЦАП 14 на его выходе включены блок 15 выборки и хранения и сглаживающий фильтр 16, 1 э,п, ф-лы, 2 ил,код грубой задержки йз по шине 19 и код точной задержки дг.э по шине 35, при этом суммарная эадержка 1, определяемая этими кодами, равна де (Н+ ) Ец + ЧВь Х ( ) 1412,где И - число, соответствующие грубой задержке представленное по шине 19 в виде дополкительного двоичного числа,причем М может изменяться от0 до Я, где- объем ОЗУ 3, 1 в - время между двумя выборкамианалогового сигнала в АЦП 2,ш - коэффициент пересчета счетчика 32 (или количество выходов дешифратора 33);- двоичное число, соответствующее коду точной задержки,устанавливаемое по шине 35,причем 1 может изменяться от1 до т. Минимальная задержка аналоговогосигнала в устройстве равна(1+2/ш), (3)При суммировании в сумматоре 7двух чисел - адреса ОЗУ 3 ячейки, вкоторую записывается текущая выборка,и числа М получаем на выходе сумматора 7 двоичный код адреса ОЗУ 3, смещенный влево,Таким образом осуществляется грубая задержка аналогового сигнала, так как очередная выборка аналогового сигнала, преобразованная АЦП 2, записывается в М; ячейну ОЗУ 3 а считы5 1 241ванне осуществляется иэ М 1- ячей 1ки ОЗУ 3,Для осуществления точней задержки аналогового сигнала интервал междудвумя выборками АЦЛ разделен на ш интервалов (щ=2 , где р - количествоРразрядов счетчика 32),Если количество разрядов А 1 П равно с, то количество разрядов сумматора 6, регистра 8 должно быть с+р, КОличество разрядов ЦАП 4 может бытьравно с, тогда р младших разрядов регистра 8 не подключантся к ЦАП. Еспколичество разрядов ЦАП 14 больше,чем с, то этн доолнгтельные разрягггподключаются к младпим разрядам регистра 3, а при количестве рлэрядон1 АП, равном 1 с+р, все р младшие разряды ЦАП 14 подклнчаются к младшимразрядам регистра 8, 1 ополнительныеразряды И 1 уменгпают погрепностьквантования при линейной интерполя 20 т того, что регистр 11, 9 с некола осуществляется зл сче информация, записанная н переписьгвается в рг истр торой эл;Сержког: г Дг = ( - ) сАЕР Ацп(4) для3,35 для 1 (2,Зту задржку Обес гн 1 гвлет счетчик32, деппфрлтор 33 н коммутатор 34, наВторую Гругпу гхолов которого иода т 40ся число г в виде днончногс колл отшинн 35.11 лчинает работать устройство с подачи короткого импульса Сброс нашину 301 прн этом н счетчик-регистр20 записывается число г с шины 19,триггер 21 устанавливает я в состояние О, нл его н,хоге также0 ,что прво,т к обнуленню регистров8-11, Генератор 23, триггер 24 и счет Очик 32 также сбрасываютсяпоэтомуна первом выходе генератора 23 - логическая "1" и блок 15 находится врежиме выборкиТак как и регистре8 записан "0", то на выходе ПАП 14,на выходе блока 15, на выходе сглаживающего фильтра 16 и шине 17 устройства - также ноль, АЦП 2 по импульсу "Сброс" находится в режиме выбррции, Точная задержка аналогового сиги,- 25 ки аналогового сигнала, так как триггер 24 сброшен в "0".Первьп отрицательный перепад с первого выхода генератора 23 через элемент ИЛИ 26 устанавливает триггер24 в состояние "1", что приводит к эазапуску АЦП 2 нв преобразование пер 1 11в о й выборки в н ал о гово г о сигналя 1в цифровой к од , Через в рем я , р л в ноевремени пр е о б р а э о в а ни я А ЦП ( С - Т) ,на выходе АЦЛ 2 "Конец преобразования появляется импульс, который устанавливает по второму установочному1 1входу триггер 2 4 в состояние 0Во в ремя первого и ре о б р а зо в а ни я науправляющие входы регистра 8 и . блока1 5 поступают импульсы , которые выра б ятыв аю т с я генератором 2 3 , однако н авыходе регистра 8 инфо рм а ция н е и зменя е т ся та к ка к присутствует сигнал"С бросс выхода триггера 2 1 , поэтомуна выходах ЦАП 1 4 , блока 1 5 и шин е1 7 - нулевое напряжение , К аждьп полож ит ел ь ньй перепад с первого выходагенератора 2 3 переключают с ч е тч ик 3 2в новое состояниеПервьп положгтельнь перепад на выходе инвертора 4 (время т) переключает счетчик 5 в новое состояние, например И счетчик-регистр 20 в новоесостояне Ид 1, где Ид, - дополнениек И ( =1+1), Если дополнительньпДпсчетчик-регистр не обнулился, т,е,если не произошло переполнение этогсчетчика, то состоянге триггера 1не изменяется, л следовательно как ив грегггггукем такте А 11, нл шине 17 буГгет ноль,Перньп положительный перепад с выхода инвертора 4, задержанный элементом 25 (может бьггь одновибрлтор,длнтсльность импульсл которого равнаСб-С)1 запускает н момент С формиронлель 28, который нырлблтываетимпульс длительностью С -С . Для нормальной работы схемы необходимо, чтобы интервал времс"ш СП -17 был меньпеполовины периода следования импульсовгенератора 23, л также чтобы длительность импульса ь з-с была ге меньше требуемой для импульса СЕ когкретного оперативного запоминающего устройства. Ллительность задержки г -Сдолжна быть в пределах требуемой задержки между сменой адреса в ОЗУ 3 иподачей импульса СЕ при записи информации в ОЗУ, 1524175При дальнейшем . поступлении импульсов (второй, третий н т,д, такты преобразования АЦП) с выхода инвертора 4 на счетчик 5 и счетчик"регистр5 20 состояние на вине 17 не изменяется и соответствует нулевому напряжению до тех пор, пока счетчик-регистр 20 не переполнится, Это происходит через Ю импульсов, где 11 - число, кото 1 О рое устанавливается по шине 19,При состоянии "1" на выходе триггера 21 в регистры 11 и 8-10 может записываться информация по информационным входам при наличии положительного перепада на их управляющих входах.Таким образом, осуществляется грубая начальная задержка аналогового сигнала.После установления. первого тригге ра 21 в состояние "1", и когда, например Н О, то во время йн произойдет чтение ячейки И иэ ОЗУ 3 (зто код первой выборки аналогового сигнала). Если И=И, , то также после уста новленин первого триггера 21 в состоя- НИЕ "1", ТОЛЬКО ВО ВРЕМЯ 10 +Х; Т 4, произойдет чтение ячейки М и ОЗУ 3 (ячейка в которую записан код первой выборки аналогового сигнала), Во вре мя 1 +И й цд в регистр 11 записываТ.ется код первой ординаты аналогового сигнала, а в регистры 8-10 все еще записывается Оч, так как все регистры - синхронные и имется задержка распространения сигнала от входа к выходу,В момент времени Т 1 сигналом с выхода элемента 31 информация о первой выборке переписывается в регистр 40 9, Если . ( 2, то й,з, и информация в регистр 9 переписывается из регистра 11 в момент времени, равный С+ цд, что отражено в выраженияхг 1(1), (2), (4) и (5), 45 После записи информации о первой выборке в регистр 9 (например, числа А) в первом 8 и третьем 10 регистрах будет храниться "0", поэтому на выходе вычитателя 12 появится число Аг-О=А, Это число подается на младшие разряды сумматора 6, Сумматор б и регистр 8 представляют собой накапливающий сумматор, в котором с каждым тактом от генератора 23 добавляется число, установленное на выходе вычитателя 12, т,е. на выходе регистра 8 имеем последовательный во времени ряд чисел А, 2 А 3 А, 4 А, и т,д,до (ш)АТак как число А подается на младшие разряды сумматора 6 и смещено нар разрядов, то по отношению к старшимразрядам (всего у суммаора ипервого регистра 1+р разрядов) такжесмещение эквивалентно делению числаА на щ, Тогда, если условно поставитьзапятую между старшими 1 разрядамии младшими р разрядами, число на выходе регистра 8 после (щ)-го импульса от генератора 23 будет равно(щ)А/щ. В следующий период генератора 23 мультиплексор 13 подключитрегистр 9 к информационным входамрегистра 8, Так как регистр 9 имеет1 с разрядов, то они передаются к старшим разрядам регистра 8, а на младшие разряды мультиплексора 13 подается логический "0", поэтому по положительному перепаду с второго вьогодагенератора 23 в старшие Е разряды регистра 8 записывается число А а вмладшие р разряды - 0, те, числонд выходе регистра 8 увеличиваетсянд А/пг,Так кдк нд выходе первого регистра8 включен 1 АП 14, то ид его выходе ина выходе устройства наблюдается ступенчато-пилообразное ндпряжение с величиной ступеньки, пропорциональнойЛ /щ, д начало этого ступенчато-пилообразного напряжения задержано по отношению к пуску устройства нд время,определяемое вырджениями (1) и (2) изависящее от И и 1 (кодов грубойи точной задержки аналогового сигнала) .К моменту перезаписи информации изрегистра 9 в регистр 8 через мультиплексор 3 в регистр 11 переписывается следующдя выборка дидлогового сигнала, поэтому эта информация переписывается в регистр 9, д в регистр 10переписывается предыдущая выборка, Навыходе вычитателя 1 появляется разность первой и второй дыборок. В следующий интервал гот момента смены информации в реги.трдх 9 и 1 О навыходе регистра 8 снова ггдблоддетсяступенчато-гишообрдэнае напряжение свеличиной ступеньки, равной (А-А,)/щ,Тдким обрдзом, нд шине 17 устройства восстанавливается входной аналоговый сигнал с эалдиной ддержкой,причем дискретнстг гдде 1 ю;и меньше,чем у извесгного усгр 1 иствд в щ раз.Величина ступеньки между соседними выборками также меньше по сравнению г известным устройством, Уменьшение величины ступеньки приводит к умецьше 5 нию погрешности восстановления аналогового сигнала, а при заданной погрешности такое качество устройства можно испольэовать для того, чтобы уменьшить количество выборок ца определен ный интервал сигнала, что при заданном и равном с известным объеме ОЗУ приводит к увеличению задержки аналогового сигнала и увеличению точности уставки задержки эа счет уменьшения ее дискретности.Восстановленный ступенчато-пилообразный аналоговый сигнал, проходя блок 5, дополнительно фильтруется за счет отключения выхода от входа в блоке 15 во время переходного процесса ЦАП 14. Далее этот ступенчато-пилообразный сигнал сглаживается фильтром 6 для уменьшения высокочастотных шумов и подводится к шине 17 устройства.Включение элемента 25 задержки и формирователя 28 импульсов необходимо для формирования записывающего импульса СЕ в ОЗУ 3 (фиг,2) С иомоцью элемента 27 и элемента 28 Формируется полный сигнал СЕ для записи информации в ОЗУ 3 и чтения ее из ОЗУ,Формула и э о б р е т е н и я351, Устройство для воспроизведения аналогового сигнала, содержащее аналого-цифровой преобразователь первый вход которого являетсн входной ши 40 ной выходы соединены с соответствующими входами данных оперативного запоминающего устройства, мультиплексор, информационные выходы которого соединены с соответствующими информационными входами первого регистра, выходы которого соединены с соответствующими входами цифроаналогового преобразователя, два счетчика, три элемента И, триггер, о т л и ч а ю щ е е с я тем,50 что с целью повышения точности носпроизведения, в него введены блок управления, вычитатель, блок выборки и хранения, сглаживающий фильтр, два сумматора, инвертор, иэлементов И,55 второй, третий и четвертый регистры, один из счетчиков выполнен в виде счетчика-регистра при этом выходы оперативного замыкающего устройства через последовательно соединенные второй, третий ц четвертый регистрывы,итатель первый сумматор соединеныс информациоццымц яходамц мультиплексора, вторые ицформациоццые входымультиплексора ц первого сумматора являются виной логического нуля, третьиинформационные входы мультиплексораобъединецы соответственно с вторымцинформационными входами вычцтателя цпервыми инФормационными входами четвертого регистра, третьи информационные входы первого сумматора объединены соответственно с входамц цифроаналогового преобразователя выход которого соединен с информационным входом блока выборки и хранения, выходкоторого соединен с входом сглаживающего Фильтра, выход которого является выходной шиной выход "Конецпреобразования" аналого-цифровогопреобразователя соединен с первым входом блока управления, второй, третийц четвертый входы которого объединеныс управляющим входом счетчика-регистра, первым установочцьм входоМ триггера ц являю 1 ся ниной Сброс , счетные входы счетчика-регистра ц счетчика объединены с пятым входом блокаупрпнлеция и соединен 1 с выходом ццяертора вход которого объединен свходом эаписи-чтения оперативногозапоминающего устройства, первымивходами и элементов И и соединен с первым выходом блока управления, второй и третий выходы которого соединены соответственно с управляющими входами оперативного запоминающего устройства и аналого-цифрового прсобразонателя, адресные входы оперативного запоминающего устройства соединены с соответствующими выходами второго сумматора, первые ц вторые входы которого соедицецы соответственно с выходами счетчика и и элементов И, вторые входь 1 которых объединены с соответствующими информационными входами счетчика-регистра и являются шиной задания кода грубой задержки аналогового сигнала, выход счетчика-регистра соединен с вторым установочным входом триггера, выход которого соединен с входами "Сброс" первого, второго, третьего и четвертого регистров, управляющие входы первого и второго регистров соединены соответственно с четвертым и пятым выходами блока управления, шестой выход кото152417 д-тЭ 7 ФЗ 90 эз-э 33.3 йИ.5 М 33.6 33 7 50 ГКчтФУ ф737йу йу йдС ч ю Стфе фс фыв 2 Составитель А.Титов Редактор Б.Петраш Техред М,Моргентал Корректор С,111 евкуцЗаказ 1701 Тираж 675 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г,Ужгород, ул. Гагарина,101 рого соединен с управляющими Входами третьего и четвертого регистров, седьмой и восьмой выходы блока управления соединены соответственно с управляющи 5 ми входами мультиплексора и блока выборки и хранения, шестые вкоды блока управления являются шиной задания кода точной задержки аналогового сигнала. 102, Устройство по п, 1, о т л и ч аю щ е е с я тем, что,блок управления выполнен на последовательно соединенных элементе задержки, формирователе импульсов, первом элементе ИЛИ 15 и элементе И, а также двух элементах ИЛИ-НЕ, триггере, втором элементе ИЛИ, счетчике, дешифраторе, коммутаторе ц генераторе тактовых импульсов, вход которого является вторым входом бло ка, первый выход соединен со счетным входом счетчика, первыми входами второго элемента ИЛИ, первого и второго элементов ИЛИ-НЕ и является восьмым выходом блока, второй выход генератора 25 тактовых импульсов является четвертым выходом блока, вход элемента задержки является пятым входом блока, второй вход первого элемента ИЛИ объединен с вторым входом второго эле 5 12мента ИЛИ, первым входом первой группы входов коммутатора, соединен с первым выходом дешифратора, который явля 1ется перным выходом блока, нторойвход элемента И объединен с вторымвходом первого элемента ИЛИ-НЕ, вторымвходом первой группы входов коммутатора и соединен с вторым выходом дешифратора, остальные выходы которого соединены с соответствующими входамипервой группы входов коммутатора, нторая группа входов которого являетсяместными входами блока, а выход коммутатора соединен с вторым входом второго элемента 1 ГЛИ-НЕ и является седьмым выходом блока, входы дешифратора соединены с соотнетствунпЧимц выходами счетчика, вход сброса которого является четвертым входом блока,внход втоРого элемента ИЛИ соединен спервым установочным входом триггера,второй и третий установочные входы которого являются соотнетствеццо Первыми третьим входами блока, а выход триггера является третьим выходом блока,ньмоды элемецта И, первого и второгоэлемецтоц ПЛ 1-НЕ являются соотнетст-,неццо нторьи, пятым и шестым ныходамн блока,