Коммутатор

СО)03 СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 19 04 М 3/5 151) 4 Н 03 М ПИСАНИЕ ИЗОБРЕТ М 41технический инсти О. Флейшман 088, 8)идетельство СССР 04 М 3/56, 1981. етельство СССР 03 М 3/02, 1985. 6 й ОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к вычислительной технике и технике связи. Егоиспользование в системах приоритетной 2конференцсвязи с дельта-модуляцией позволяет повысить помехоустойчивость коммутатора, который содержит распределитель 1 импульсов, группу элеметов И 2, регистр 4 сдвига, двоичные счетчики 8,9, триггер 10, элементы И 11-13, элемент ИЛИ 17 и дешифраторы 21,22, Благодаря введению реверсивного счетчика 3, элемен та ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элементов НЕ 7, элементов И 14-16, элементов ИЛИ 18-20, дешифратора 23, цифровых компараторов 24,25 и источников 26, 27 постоянного кода в коммутаторе обеспечивается безошибочное и усто чивое занятие канала активным абонентом. 3 ил .10 15 Изобретение относится к вычислительной технике и технике связи и мо.жет использоваться в системах приоритетной конференцсвязи с дельтамодуляцией (ДМ)Цель изобретения - повышение помехоустойчивости коммутатора,На фиг,1 приведена функциональная схема коммутатора; на фиг,2и 3 - временные диаграммы работыкоммутатора.Коммутатор содержит распределитель 1 импульсов, группу элементовИ 2, реверсивный счетчик 3, регистр4 сдвига, элемент ИСКЛЮЧЙОЩЕЕ ИЛИ 5,первый 6 и второй 7 элементы НЕ, первый 8 и второй 9 двоичные счетчики,триггер 1 О, первый - шестой элементы И 11-16, первый - четвертый элементы ИЛИ 17-20, первый - третий дешифраторы 21 - 23, первый 24 и второй 25 цифровые компараторы и первый 26 и второй 27 источники постоянного кода, которые могут быть реализованы, например, на ПЗУ. Нафиг.1 обозначены вход 28 синхрониза.ции, тактовый вход 29, информацион.ные входы 30 и выход 31,На фиг.2 и 3 обозначены: а - последовательность импульсов с частотой Г на входе распределителя 1;б - последовательность тактовыхимпульсов с частотой Г на входе 29;в,г - сигналы Х, Х на выходах распределителя 1; д - ДМ-поаледовательность У(С) на выходе 31; е - сиг"нал Я(С) на выходе первого элемента И 11 (на суммирующем входе счетчика 3);,ж - сигнал Я (с) на выходе первого дешифратора 21 (на вы-,читающем входе счетчика 3); з,и "сигналы К(С) и К (С) на выходахсоответственно шестого 16 и пятого15 элементов И; к - сигнал Б(С) навыходе четвертого элемента ИЛИ 20,(на Я-входе триггера 10); л - сигнал на инверсном выходе триггера 1,0,Коммутатор работает следующимобразом.ДМ-сигналы У,(С)-У,(С) с выходовкодеров абонентов поступают на входы 30 и через элементы И 2 по очереди поступают на выход первого элемента ИЛИ 17, а с него - на информационный вход регистра 4, В случае,когда все абоненты пассивны, сигналы У (С)-У (С) представляют собойпоследовательность импульсов вида 20 25 30 35 40 50 55 101010, которые, записавшись в регистр 4, не вызывают изменения сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Реверсивный счетчик 3находится в нулевом состоянии, на выходе элемента ИЛИ 1 9 нулевой потенциал, который запрещает работу первого счетчика 8.В этом режиме триггер 10 находится в нулевом состоянии и единичный логический потенциал Г(С) (фиг.2 л)на его инверсном выходе не препятствуетпрохождению импульсов с тактовоговхода 29 через элемент И 13 на входраспределителя 1 импульсов. Импульсыпоследовательности Г,(фиг.2), поступая на вход распределителя 1, вызывают поочередное появление единичных(разрешающих) сигналов Х; на еговыходах в любом установленном порядке по циклу.При проявлении каким-либо абоненФтом активности в ДМ-последовательности У;(С) (фиг.2 д) появляютсядвух- и более элементные пачки, чтовызывает появление единичных импульсов на выходе первого элементаНЕ 6,Эти импульсы поступают на входэлемента И 11, на другой вход которого поступает тактовая последовательность (фиг. 2 б). На третий вход элемента И и через второй элементНЕ 7 подключен выход дешифратора 23,который выделяет определенную комбинацию на выходе реверсивногосчетчика 3. Пока такая комбинация непоявиласьна выходе дешифратора23 - логический "0", а на третьемвходе элемента И 11 - логическая "1".Таким образом, в моменты появлениядвух- и более элементных пачек вДМ-последовательности У(С) единичные импульсы Я (С) (фиг,2 е) поступают на суммирующий вход реверсивного счетчика 3 и увеличивают егосостояние, оуоое становится отличньпк от нулевого, Это приводит ктому, что на выходе элемента ИЛИ 19появляется единичный уровень который сохраняется, пока состояниереверсивного счетчика 3 отлично отнулевого. Единичный уровень на выходе элемента ИЛИ 19 определяет. единичный уровень на одном из входовэлемента И 14, на другой вход которого заведен сигнал К(С) с выходаэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, где- КВ = 5 15 единичный уровень появляется при отсутствии в ДМ - последовательности У (.) двух- и более элементных пачек. В такие моменты времени на вход пер 1 ваго счетчика 8 проходят импульсы тактовой последовательности, Счетчик 8 считает до тех пор, пока на выходе первого дешифратора 21 не появится единичный импульс Б (й) (фиг.2 ж), который поступает на вычитающий вход реверсивного счетчика 3 и уменьшает его состояние на единицу. Этот же импульс с выхода дешифратора 2) поступает через элемент ИЛИ 18 на установочный вход первого счетчика 8 и сбрасывает его. Комбинация, выделяемая дешифратором 21, выбрана так, что при активности абонента на нижней границе динамического диапазона количество импульсов, приходящих на суммирующий вход реверсивного счетчика 3, равно количеству импульсов, приходящих на его вычитающий вход, Среднюю плотность цифрового сигнала К(с) на выходе элемента 5 можно оценить как где К - число нулевых пачек;Ь - число импульсов тактовойпоследовательности ГМтВеличина В на практике всегдаизвестна (В = 0,05-0,2) и зависит от структуры используемых в системе дельта-кодеков.Таким образом, если активностьабонента поднимается вьппе нижнейграницы динамического диапазона, токоличество единичных импульсов Б (С)на суммирующем входе реверсивногосчетчика 3 превьппает количество единичных импульсов Бна его вычитающем входе и состояние реверсивногосчетчика 3 увеличивается. Это состояние сравнивается вторьи цифровым компаратором 25 с числом от источника ,27. Когда состояние реверсивного счетчика 3 превысит это число, на выходе второво цифрового компаратора 25 появляется единичный уровень, который устанавливается на входе элемента И 16, на другом входе которого присутствует единичный уровень с инверсного выхода триггера 10. Таким образом, единичный уровень К,(.) (фиг.2 з) через элемент ИЛИ 20 проходит на Б-вход триггера 1 О - сиг 20664 6нал 1(Т) (фиг.2 к) и перебрасываетего в единичное состояние. На и- версном выходе триггера 1 О появляется нулевой уровень Р(С) (фиг,2 л)и прекращает прохождение последовательности Г через элемент И 13на распределитель 1 импульсов. Таким образом, канал занят.В то же время единичный уровеньна выходе триггера 1 О появляется навтором входе элемента И 15. Первьпцифровой компаратор 24 сравниваетсостояние реверсивного счетчика 3 счислом, подаваемым с первого источника 26 постоянного кода, причемэто число меньше числа подаваемогос второго источника 27, т.е, единичный уровень на выходе первого циф рового компаратора 24 появляетсяраньше, чем на выходе второго цифрового компаратора 25, При появленииединичного уровня на втором входеэлемента И 1 5 на его выходе также по является единичный уровень К(С)(фиг2 и) и через элемент ИЛИ 20проходят на Б-вход триггера 10. Более низкий порог срабатывания первого циФрового компаратора 24 выбран 30 для того, чтобы канал после занятияего абонентом был устойчивым н обеспечивал некоторый запас устойчивости в паузах речи активного абонента.При возрастании активности абонента состояние реверсивного счетчика3 увеличивается до тех пор, пока на 35выходе дешифратора 23 не появитсяединичный импульс, который через втО"рой элемент НЕ 7 запрещает прохождеО йие единичных импульсов Г с входа29 на суммирующий вход реверсивногосчетчика 3. Состояние, выделяемоедешифратором 23, несколько превьппаетпорог срабатывания второго цифрового 455 компаратора 25, Таким образом,. пока.абонент активен, состояние реверсивного счетчика 3 колеблется от порога срабатывания первого .цифровогокомпаратора 24 до состояния, вьделяе О мого дешифратором 23. Благодаря этому исключены ситуации, когда реверсив.,ный счетчик 3 переходит из нулевогосостояния в единичное на всех выходах или из единичного в нулевое за 55один такт.Отпускание канала происходит следующим образом, Если абонент перестает проявлять активность, состояниереверсивного счетчика 3 уменьшается, 152066411 ри достижении порога первого цифрового компаратора 24 на его выходе появляется нулевой уровень (фиг.Зк), который поступает на Я-вход триггера10 и на установочный вход второго5 счетчика 9, Триггер 10 находится в единичном состоянии, и импульсы тактовой последовательности (фиг,Зб) через элемент И 12 проходят на счетный вход второго счетчика 9, который считает до тех пор, пока на выходе дешифратора 22 не появится единичный уровень . Время счета счетчика 9 - это время отпускания канала (около 150 мс). Появление единичного уровня на выходе дещифратора 22 вызываетпереброс триггера 10 в нулевое состояние и единичный уровень 0(1)(фиг,З л) на инверсном выходе триггера 10 разрешает прохождение последовательности через элемент И 13 навход распределителя 1 импульсов. Если зафиксированный абонент в течение времени счета импульсов вторымсчетчиком 9 продолжает проявлятьактивность, то на выходе элементаИЛИ 20 появляется единичный уровеньЭ, вызывающий переброс триггера.1010 в единичное состояние, а также 30сброс второго счетчика 9.Очевидночто при такой структуре устройства, зафиксированный заактивным абонентом канал надежноудерживается до тех пор, пока данный абонент проявляет активность.Время занятия канала определяется выбранными параметрами элементовсхемы: комбинацией, выделяемой первым дешифратором 21, и порогом второго цифрового компаратора 25(время занятия выбирается порядка3-5 мс на нижней границе динамического диапазона кодера)При этом каждый импульс последовательности К переводит первый счетчик 8 и реверсивный счетчик 3в нулевое состояние, таким образомисключается возможность в отличиеот изВестного коммутатора занятияканала следующим по порядку сканирования абонентом.Ф о р м у л а и з о б р е т е н и я1(оммутатор, содержащий группу элементов И первые входы которыхФ55 являются соответствующими информационными входами коммутатора, выходы элементов И группы подключены к соответствующим входам первого элемента ИЛИ, выход которого соединенс информационным входом регистрасдвига и является выходом коммутатора, тактовый вход регистра сдвигаобъединен с первыми входами первогои второго элементов И и являетсятактовым входом коммутатора, пррвыйдвоичный счетчик, выходы которогоподключены к входам первого дешифратора, выход второго элемента И соединен со счетным входом второгодвоичного счетчика, выходы которогоподключены к входам второго дешифратора, выход которого соединен сК-входом триггера, прямой и инверсный выходы которого подключены соответственно к второму входу второгоэлемента И и к первому входу третьего элемента И, второй вход которогоявляется входом синхронизации коммутатора, выход третьего элемента Иподключен к входу распределителя имгульсов, выходы которого соединеныс вторыми входами соответствующихэлементов И группы, Я-вход тригГераобъединен с входом обнуления второго двоичного счетчика, о т л и ч а ющ и й с я тем, что, с целью повышенния помехоустойчивости коммутатора,в него введены реверсивный счетчик,цифровые компараторы, элементы НЕ,элемент ИСЮ 00 ЧАЮЩЕЕ ИЛИ, третий дешифратор, четвертый - шестой элементы И, второй - четвертый элементыИЛИ и первый и второй источники постоянного кода, выхода которых соединены с первыми входами одноименныхцифровых компараторов, выходы которых подключены к первым входам соответственно пятого и шестого элементов И, вторые входы которых подключены соответственно к прямому и инверсному выходам триггера, выходыпятого и шестого элементов И соединены с входами четвертого элементаИЛИ, выход которого подключен кЯ-входу триггера, выходы первого и3второго разрядов регистра сдвигасоединены с входами элемента ИСИПО-,ЧАМЩЕЕ ИЛИ, выход которого черезпервый элемент НЕ и непосредственно подключен соответственно к второму входу первого элемента И и кпервому входу четвертого элемента И,второй вход которого подключен к тактовому входу коммутатора, выход первого элемента И соединен с суммирующим входом реверсивного счетчика, вход обнуления которого объединен с первым входом второго элемента . ИЛИ и подключен к входу синхронизации коммутатора, выходы реверсивного5 счетчика соединены с вторыми входамн цифровых компараторов и с входами третьих дешифратора и элемента ИЛИ, выходы которьгх соответственно череФ второй. элемент НЕ и непосредственно подключены к третьим входам соответственно третьего ичетвертого элементов И, выход перного дешифратора соединен с вычитаю-щнм входом реверсивного счетчика ивторым входом второго элемента ИЛИ,выход которого и выход четвертогоэлемента И подключены соответственно к входу обнуления н счетному входу первого двоичного счетчика,1520664 Составитель О. РевинскийРедактор ИШмякова Техред Л.Сердюкова Корректор С,Черни Заказ 6769/57 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101