Устройство для воспроизведения функций двух переменных

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 15 6 С 72 ЕНИЯ Изобретенвой и аналог налогоидной) относится к иАровой (ги зведения заданнойенных Г (Х,У)бивается на равные ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИСАНИЕ ИЗОБР К АВТОРСНОМУ СВИДЕТЕЛЬСТ(71) Московский авиационный институт им. Серго Орджоникидзе(56) Авторское свидетельство СССРУ 1265805, кл, С 06 С 7/26, 1984,Патент США У 4000401,кл. 235-150.53, 1976.(54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯФУНКЦИЙ ДВУХ ПЕРЕМЕННЫХ(57) Изобретение относится к аналоговой и аналого-циФровой вычислительной технике, Цель изобретения -повышение быстродействия, Устройствосодержит два аналого-циАровых преобразователя, блок формирования адвычислительной технике и может быть применено при моделировании систем автоматического управления.Целью изобретения является повышение быстродействия.На Аиг. 1 представлена структурная схема устройства для воспроизведения Функций двух переменных; на Фиг. 2 - области интерполяции функции двух переменных; на Аиг, 3 пример реализации структурной схемы блока Формирования адресов.Устройство для воспроизведения Функций двух переменных (фиг.1) содержит два аналого-цифровых преобраресов, блоки памяти коэффициентов,дешИФраторы, Аиксатор перехода гранины, селектор рабочей области,мультиплексоры, блоки регистров,умножающие цифроаналоговые преобразователи, блок умножения и выходнойсумматор. Принцип действия устройства основан на интерполяции воспроизводимых Функций полиноминальными сплайнами первой степени двухаргументов при равномерном разбиении на подобласти интерполяции.Повышение быстродействия достигается за счет прогнозирования изменения аргументов и предварительнойподготовки блоков интерполяционнойсхемы, реализующих о 6 ласти интерполяции, соседние с рабочей областью.3 ил, 6 табл,зователя (АЦП) 1 и 2, блок 3 формирования адресов (БФА), блоки 4-7 па мяти (БП), коэфАициентов, дешифраторы (ДИ) 8-10, Аиксатор 11 перехода границы (ФПГ), селектор 12 рабочей области (СРО), мультиплек-. соры 13-16, блоки регистров 17-20, умножающие цифроаналоговые преобразователи (УЦАП) 21-24, блок 25 умножения (БУ), выходной сумматор 26, информационные входы 27 и 28, аргументов и выход 29 устройства.Устройство работает следующим об разом.Область воспроифункции двух перемпредварительно разинтервалы по обеим переменным. Принято, что 1 - номер интервала разбиения по переменной Х, 1 " номер интервала по переменной У,Интерполяция функции в каждой Ц -й области выполняется по формуле Г 1;(ХУ) "а; +Ь, Х+с, У+ + Ь,.; Ху,Огде а,;, Ь;1, с;с 1,. - постоянные коэффи 1циенты в 11-й области. 15Будем считать "рабочей" 11-ю областьфункции, соответствующую текущимзначениям переменных Х и У в процессе воспроизведения Функции.Для Функции двух переменных соседними с рабочей областью являютсявосемь областей интерполяции ( фиг .2 ).В зависимости от значений переменньпс Х и У по отношению к центру рабочей области интерполяции (Х У.) 25заранее подготавливаются блоки устройства, содержащие коэффициенты а,Ь,с,д. для трех соседних с рабочейобластей интерполяции (табл,1),Коэффициенты а,Ь,с,д для всех об- Оластей интерполяции рассчитьгнаютсязаранее и вводятся в блоки 4-7 памяти, причем коэффициенты для областейинтерполяции, у которых 1 и 1 - нечетные величины (НН), записываются аблок памяти 4 НЧ - в блок памяти 5,ЧН - в блок памяти 6, ЧЧ - в блок памяти 7 Каждый из четырех регистровблоков регистров 17-20 предназначендля считывания коэффициентов из соответствующих блоков памяти 4-7.Регистры блока регистров 17 содер"жат коэфФициенты а для рабочей и трехсоседних областей интерполяции, регистры блока регистров 18 - коэффициенты Ь, регистры блока регистров19 - коэффициенты с и регистры блока регистров 20 - коэффициенты Й.Входные аналоговые сигналы Х и У преобразуются АЦП 1 и 2 в двоичные коды,Ъ" старших разрядов которых используются для образования адресныхсигналов, по которым из блоков памяти считываются значения коэффициентов а,Ь,с,с для рабочей обла 55сти интерполяции, Старшие из.младших (и-Е) разрядов АЦП 1 и 2, характеризующие величины переменныхХ и У по отношению к величинам Хи 1, , поступают ца входы дешцфтратора 8, с выхода которого снимается четырехразрядный код, поступающий на вход блока 3 в соотнетстстниц с табл, 2, где1 прц У-У0 Оф прц У У(0 1, при Х-Х . О, (Х-Х .)О, прц Х-Х с О Блок 3 Формирует в соответствии табл, 1 трн адресных сигнала для соседних с рабочей областец интерполяции н зависимости от входного сигнала, поступающего с дешифратора Я Пример реализации структурной схемы блока 3 Формирования адресов представлен на Фиг,. 3, Схема содержи г дна регистра ЗО и 31 для хранения "с" старших разрядов А 1 П 1 и АЦП 2 четыре реверсцнных счетчика 32-35 ч коммутатор, состоящий из четырех ,мультиплексоров Зб,С ренерсинных счетчиков 32-35 в соответствии с табл,1 считываются адресные сигналы для соседних с рабочей областями по переменным Х и У, На счетные входы счетчиков 32-35 подаются счгналы с выхода дешцфратора (на схеме К 1 - К 4 обозначены номера разрядон). На вход коммутатора поступают четыре многоразр ядных сигнала, соответствующие адресам рабочей и трех соседних с цей областей интерполяции.Часть разрядон этих адресов содержит номер интервала интерполяции по переменной Х, а вторая часть номер интервала интерполяции - по У. Коммутатор коммутирует поступающие на его вход адреса н зависимости от управляющих сигналов с выходов младших из 1 старших разрядон АЦП 1 и АЦП 2, которые определяют четность или нечетность номеров интервалов интерполяции, В табл, 3 приведены номера входных адресов А 1 - А 4, коммутируемых на ньжодах блока 3, а зависимости от управляющих сигналов с АЦП 1 и АЦП 2 (А 1 - адрес рабочей области, А 2 - А 4 - адреса соседних с рабочей областей из табл.1)Младшие разряды из "с" старших разрядов выходных кодов АЦП 1 и АЦП 2 поступают на ДЯ 9, который оп15170 40 ределлет четцость номеров рабочих ицтервалов ицтерпо.)лици в соответстези и с тз бл4)Младшие (ис) разрядов АЦГ 1 и АЦп 2 поступают ца фгзксс)тор 11 пе 5 рехода г ранцць, который содержит две хемы ИгИ-гТ н сзиксирует переход через Границу рабочей области 11 тезпол 51 ции (Х = Х ) У =з Зд Од - 1 О ну и 3 со с едгзцх аВьгкодц 11 е с.игцалы фиксатора 11 гс - ступают на вход Л 10, который определяет, на какую цэ ссзседьцгх с рабочей Облдст 1 ю произошел переход в 15 соответствии с табл, 5, где 1, 11 рц Х = Хб" (Х-Х 1)О, гриХФ1 ггри= У;,с, р-у, )О, прис Ф У Селектор 2 рабочей обпасти ф)рми рует упрдвл 51 ющге сигнал),1, которые подаются нд мультип.1 ексорь 1 Зб,Р табл,б цр)ведець) гзомег)а регистр)в блоков регистров 17-20, которые подключаютсл к соответствуплим УЦАП в ЗО ЗаЗИСИМОСТИ ОТ Того Б КаКУю ИЗ СОссодних Областей цроизо 1 пел пезех )д,и четности рабочих интервалов ццтер;.) )Л 51 ЦИ),Два четь:рехрдзрлдц) гх кода с вьгходов дешифрдторов 9 и 10 подаются ца входы селектора 1" рабочей области, 1 соторьпз содержит шест 1 адцать схем И длл попарцого лог.)геского умно:,енил разрядов этих 1.)доц, и четыре -сеты)елсвходовые схемы ИПИ,С выхода селс к пог)а 12 снимаетсл четырехрдзрлцный хогг, кс торьг 1 посту - пает на соответствуюп.г:е управляющис входы мнльтгппексороя 1.3-1 б, 45В соответствии с управляющими сиг 11 длатдц с выхода селектора 12 рабочей об;засти ьд цифро 1111 е входы УЦА 11 21 - 24 через ьультиплексоры 13- б подКЛЮЧ аЮТСЯ 1 ЦОГОЗаРЯДЦЫЕ КОД 1 СООТ- ветствуг.щие значениям коэффициентов а, , Ь, , с, , с 1; . Выражение (1) ре.".лизуется с помощь) четырех УЦАП 21-24, аналогового бпокд 25 умножения и выходного сумматора 2 б,Таким образом, в предлагаемом устройстве повышение быстродействия достигается эа счет прелварительной подготовки блоков ицтерполлционной 46 6схемы, реализующих области цнтерцо - ллцци, соседние с рабочей област 1 ю Формула иэобретегцл Устройство для воспроизведения фуцкций двух переменных, содезжашис два аналого-цифровьгх преобразователя, 1 зхзды которых являются соответственно цер.)ым и вторым информдционцым 1 входами устройства, выходы группы старших разрядов каждого иэ п-разрядных выходов аналого-цифровых преобразователей соединены соответственно с первой и второй Группами входов блока формирования адресов, 1 ылс)цы которого соединены с ад - росными входами г. первого по четвертый блоков памяти коэффициентов, вых)ды каждого из которых подключе- Ц)1 К ВкодаМ СООтВЕтетВУ 1 лЩИХ РЕГИСтров каждого из четырех блоков реГистров, первый и второй информационные входы устройства подключены к ходам блока умножения, выход котсрого соединен с аналоговым входом первого умножающего цифроаналогового ) реобразователя, подключенного выОдом к первому входу сумматора, осгдльные входы которого подключены к выходам второго, третьего и четвертого умножающих цифроаналоговыхпреобразователей, аналоговые входыкоторых соединены соответственно свторым и первым информационными входами устройства и птиной опорного ндпрлжения, выход сумматора являетсявыходом устройства, о т л и ч д ю -щ е е с я тем, что, с целью говыщения быстродействия, в него введены четыре мультиплексора, селекторрабочей области, фиксатор перехода1 р:)ницы и три депгифратора, причемвходы первого дешифратора соединеныс выходами фиксатора перехода границы, первая и вторая группы входовкоторого подключены к выходам группиз (и-И младших разрядов первого ивторого аналого-циФровых преобразователей соответственно, первый ивторой входы второго дешифраторасоединены с младшими разрядами группь) с старших разрядов первого и второго аналого-цифровых преобразователей соответственно, первый и вто-рой входы третьего дешифратора соединены со старшими разрядами группыиз (и-с) младших разрядов первого и1517046 второго аналого-циФровых преобразователей соответственно, выходы третьего дешифратора соединены с третьейгруппой входов блока Формированияадресов, выходы первого и второгодешиФраторов подключены к входамселектора рабочей области, выходыкоторого соединены с управляющими Т а б л и ц а 1 Значения переменных Х и У А 3 А 2 6+1, 1+1)Выход ДП Ч Примечание 0001 0010 0100 1000 О 1 О 1 О О 1 Х(ХУФ У,Х ХУ ( У,ХХт ст,входами с первого по четвертый мультиплексоров, каждый иэ которых подклк чен инФс рмационными входами к 5выходам соответствующего блока регистров, а выходом - к циФровомувходу соответствующего умножающегоциФроаналогового преобразователя,Номера соседних областей интерполяции10 Таблицами 15170(6 Примечание область (РАБ)влево (вправо) 0001 0010 0100 1000 Таблица 6 Четность рабочих интервалов интерполяции НН НЧ(Х-Х ) ЧН ЧЧ НН с. (Х-Х,) Вюс, .Щ 1 О РабочаяПереход ( )Переход1517046 Составитель С, Казицоведактор В. Бугренкова Техред Л,Олийнык ретениям и открытиям при ГКНТ ССС иская цаб., д. 4/5 водственно-издательский комбинат "1 атент" жгороц, ул, Гагарин акаэ 6392/52 Тир НИИПИ Государственного комитета по из113035, Москва, Ж-З,Корректор В. ГирняПодписное