Вычислительное устройство

(53). 681.3 (088 Бюл, У 39ий авиационный тильство СССР 00, 1979. тво СССР 544, 975,(56) АвторУ 840882,ое свидетеС 06 Р 7 свидетель С 06 Р 7 АвторскоМ 589610, кл с яфунканал о с ека, выход ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ вскогов, С.А.Губка, В.А.Б ило(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор импульсов, первый регистр, первую группу элементов И, блок задания функций и счетчик, причем выходы первого регистра соединены с первыми входами элементов И первой группы, о т л и ч а ю щ е етем, что, с целью расширенияциональных воэможностей за счет иза возможности определения и получения обратных логических функций, оно содержит второй регистр, дешифратор, вторую и третью группы элементов И, коммутатор, схему сравнения, первый и второй элементы И, три элемента НЕ и два триггера, причем вход сброса устройства соединен с входами обнуления счетчика, первого и второго регистров, первого и второго триггеров, вход запуска устройства соединен с входом генератора импульсов, выход которого соединен с первым входом первого элемента И, выход которог вязан со счетным входом счетчипереполнения которого со динен с входом первого триггера, выход которого соединен с выходом признака возможности восстановления функции устройства и входом первого элемента НЕ, выход которого связан свторым входом первого элемента И,третий вход которого соединен с выходомвторого элемента НЕ, вход которого соединен с выходом признака невозможности восстановления функцииустройства и выходом второго триггера, вход которого связан с выходомсхемы сравнения, первая и втораягруппы входов которой соединены с выходами первого и второго регистровсоответственно., управляющие входы которых соединены с входом разрешениязаписи устройства, а информационныевходы первого и второго регистровсоединены с выходами элементов Ивторой и третьей групп соответственно,первые группы входов которых соединены с выходами дешифратора,входы которого соединены с выходами блока задания функции, входы которого соединены с выходами счетчикаи входами коммутатора, выход которого связан с вторыми входами элементов И второй группы и входом третьего элемента НЕ, выход которого соединен с вторыми входами элементов Итретьей группы, выход первого триггера соединен с первым входом второгоэлемента И, второй вход которого соединен с выходом второго элемента НЕ,а выход второго элемента И - с вторыми входами элементов И первой группы,выходы которых являются выходами результата устройства.О 5 20 25 30 35 40 45 50 55 1 эобретецие относится к автоматике ц вычислителЬной технике и предцдзцдчено для определения обратных логических (булевых) Функций при проектировании систем автоматизированного проектирования технических средств контроля, при решении логикс-комбинаторным задач, для реализации макрокомдццы определения обратных булевых Функций в специализированных процессо рдх.ФЦель изобретения - расширение функциональных возможностей устройствд зд счет анализа возможности опрефделения и получения обратных логических функ цц 1.Нд Фиг. приведена структурная схема вычислительного устройства; на Фцг.2 - структурная схема группы элементов 1; цд фиг.3 - структурная схема блока сравнения; на фиг.4 - структурцдя схема двоичного счетчика; на Фцг.5 - структурная схема регистра; цд Фиг,б - схема коммутатора.Устройство содержит вход 1 сброса, вход 2 запуска, вход 3 разрешения записи, выходы 4 результата, генератор 5 импульсов, группы элементов И 6-8, схему 9 сравнения, двоичный счетчик 10, регистры 11 и 12, коммутатор 13, блок 14 задания функций, дешифратор 15, выходы 16 дешифратора, триггеры 17 и 18, индикаторы 19 и 20, элементы НЕ 21 -23, элементы И 24 и 25, выходы 26 двоичного счетчика, выход 27 переполнения двоичного счетчика, группы входов 28 и 29 блока сравнения, группу из двух элементов И 30, цходы 3 группы элементов И, выходы 32 группы элементов И, управляющий вход 33 группы элементов И, группу цз 2 элементов И 34, элемент ИЛИ 35, вькод 36 схемы сравнения, счетный вход 37 двоичного счетчика, группум цз (и+1) триггеров 38, группу из 2м элементов И 39, группу из 2 триггеров 40, входы 41 регистра, выходы 42 регистра и выход 43 коммутатора.усть имеется М логических функций от и переменных Г,(Х , Х),,( Х) Г (Х Хо)цогцческдя Функция Н(Г Р, Рм) цдэывдется обратной логической Функт;11(Е 1 Р фм г = сттОбрат.пзе логические функции используются при решении целого класса логика-комбццаторных задач, например при проектировании средств аппаратного контроля комбинационных схем.В статическом состоянии питание на устройство не подается и выходные сигналы отсутствуют. В динамическом состоянии устройство работает следующим образом.На вход 1 сброса подается импульс, приводящий двоичный счетчик 10, регистры 11 и 2 и триггеры 17 и 18 в нулевое состояние. Коммутатор устанавливается в 1-тое положение, соответствующее проверке существования обратной логической функции, восстанавливающей переменную Х . На вход 3 разрешения записи подается сигнал "1", разрешающий запись информации,.на вход 2 записи - сигнал "2", включающий генератор 5 импульсов. Так как состояние триггеров 17 и 18 равно "О",то элемент И 24 открыт и импульсы свыхода генератора 5 поступают черезэлемент И 24 на счетный вход двоичного счетчика 1 О, увеличивая его содержимое. Сигналы с выхода двоичногосчетчика (и-разрядное двоичное слово)поступают ца входы блока 14 задания функций и на входы коммутатора 13.Коммутатор 13, цаходять в 1-том положении, выделяет значение- го разряда двоичного слова ца выходе двоичного счетчика. В зависимости от значения сигналов ца выходах двоичногосчетчика 1 О на выходах блока 14 задания функции (это может быть любойдискретный автомат без памяти, выполненный на интегральных микросхемах или других элементах, имеющий ивходов и М выходов, для которого необходимо проанализировать возможность построения схемы аппаратногоконтроля методом восстановления входных переменных) Формируется соответ-.ствующее М-разрядное двоичное слово,которое преобразуется дешифратором15 в 2 -разрядный унитарный код, поступающий по шине 16 на входы групп.элементов И 6 и 7. Если значениесигнала на выходе коммутатора 13 равно , то сигналы с выходов группыэлементов И 7 записываются (точнеенакладываются ца результат, хранящийся в регистре) в регистр 12, а если"О", то - в регистр 11. Регистры 11и 12 предназначены для хранения промежуточной информации. Особенностьюработы этих регистров является то, 15 7 О 21что стирание информации производится только перед началом работы и каждая новая информация накладывается на ранее записанную. Каждому двоичному слову, хранящемуся в регистрах 11 и5 12, соответствуют некоторые двоичные векторы, которые поступают на входы схемы 9 сравнения, где осуществляется проверка их ортогональности. Два век- О тора ортогональны, если не имеют значений "1" в одинаковых разрядах. Если в каком-то такте обнаружена неортогональность сравниваемых векторов, то на выходе схемы 9 сравнения формиру ется сигнал "1 , переводящий триггер 17 в состояние "1". При этом через элемент НЕ 23 на вход элемента И 24 поступает сигнал "О" и работа устройства прекращается, так как импульсы 20 с выхода генератора 5 импульсов не проходят на счетный вход двоичного счетчика 10. Одновременно индикатор 20 информирует о том, что в процессе вычисления обнаружено, что восста новить переменную Х, нельзя. Если все формируемые векторы ортогональны, то по окончании 2 тактов на выходе 27 двоичного счетчика формируется сигнал , приводящий триггер 18 в 3 О состояние "1". При этом сигнал "1" поступает через элемент НЕ 21 навход элемента И 24 и закрывает его, импульсы с выхода генератора 5 импульсов не проходят ца счетный вход двоичного счетчика 1 О; открывается элемент И 25 и на его выходе появляется сигнал "1", открывающий группу элементов И 8, и на выходы 4 результата проходит содержимое регистра 12; 4 О индикатор 19 информирует о том, что восстановить 1-тую входную переменную можно и необходимая для этого логическая функция в виде таблицы истинности сформирована на выходах 4 результата (значение сигнала на 1-м наборе соответствует значению (+1) - го разряда выходов 4 результата, = 0,2" - 1) .различных тактов и различных положений коммутатора приведены в табл. 2.Анализ полученных результатов показывает, что можно восстановить переменные У, и Х Таким образом, предложенное устройство позволяет решить задачу определения возможности восстановления входных переменных и соответствующих обратных логических Функций, автоматизировать процесс проектирования схем аппаратного контроля, сократить время проектирования и повысить достоверность получаемой информации. Таблица1 Входные наборы Выходные сигналы Х, Х Х, У, , У О О О ОО О О 1 1 1 О О 1 О О О О О 1 1 1 1 О 1 О 0 О О 1 1 О 1 1 О1 1 О 1 О О 1 1О1 Таким образом, в результате работы устройства множество выходных слов значений сигналов на выходах блока задания функций) разбивается на два подмножества в зависимости от номера рассматриваемой переменной. Если два этих множества ортогональны, то восстановить переменную можно.Процесс проверки повторяется для всех положений коммутатора, при этом повторяется указанная подача сигналов на входы 1-3.Исходные данные, описывающие блок задания функций при п = 3,= 3, приведены в табл. 1, Значения сигналов на выходах элементов схемы для1517021 Таблица 2 Выходдвоичного счетчика 10 Номер такта Сигнал на выходе триггера Положение коммутатора13 Номервосстановленнойпеременной Содержимое регистра 2 7 18 1 000 2, 001 3 О 0 4 011 5 100 ф б 1017 110 8 1111 000 2 001 3 010 4 011 1 000 2 001 3 010 4 011 5 100 6 101 7 110 8 11 00100000 00100030 0100010 103 00010 10100010 10100030 10100010 10100010 0000000 00100010 00 00010 00100010 00100000 00100000 10100000 101 00000 11100000 11100000 11101000 11101000 00000000 00000000 00000000 00000000 010000000 01000000 01001100 0101100 00000000 00000000 0000000 1 0000010 00000000 00000010 00000010 00000010 00000010 00000110 00000130 0001 0110 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1