Устройство для дифференциальной защиты двойной системы сборных шин электроустановки

ка и незаземленным концом дифференциальных резисторов 14 и 15 нагрузки. К этой же точке дифференциальных резисторов 14 и 15 подключены входы первого 18 и второго 19 дифференциаторов, выходы которых соединены с входами первого 20 и второго 21 выпрямителей. Выход первого выпрямителя 20 подключен к входам первого 22 и второго 23 компараторов, а выход второго выпрямителя 21 - к входам третьего 24 и четвертого 25 компараторов. Выходы первого компаратора 22 .и третьего компаратора 24 соединены через два последовательно включенных нагрузочных резистора 26, 27 и 28, 29 с входами соответственно первого 30 и второго 31 инвертирующих расширителей импульсов. Выход первого сумматора 11 соединен с входом пятого компаратора 32, первым входом первого формирователя 33 опорного напряжения и входом первого блока 34 задания уставок, а выход второго сумма тора 12 - с входом шестого компаратора 35, первым входом второго формирователя 36 опорного :апряжения и входом второго блока 37 задания уставок.30 1 Выходы пятого 32 и шестого 35 компараторов связаны с входами соответственно третьего 38 и четвертого 39 элементов И, при этом второй вход третьего элемента И 38 соединен с выходом первого инвертирующего расширителя 30 импульсов, а выход - с объединенными входами первого расширителя 40 импульсов и первого жду щего мультивибратора 4 1, Второй вход четвертого элемента И 39 соединен с выходом второго инвертирующего расширителя 31 импульсов, а выход - с объединенными входами второго рас ширителя 42 импульсов и второго ждущего мультивибратора 43. Выходы ждущих мультивибраторов 41 и 43 соединены соответственно с вторыми входами первого 33 и второго 36 формирователей опорного напряжения. Выход первого расширителя,40 импульсов соединен с входами первого инвертора 44, а выход второго расширителя 42 импульсов - с входом второго инвертора 45, Выходы инверторов.44 и55 45 соединены соответственно с вторыми входами первого 7 и второго 8 элементов И. Выходы первого 33 и второго 36формирователей опорного напряжениясоединены соответственно с управляющим выходом пятого компаратора 32 и шестого компаратора 35. Выходы первого 34 н второго 37 блоков задания уставок соединены соответственно с управляющими входами первого компаратора 22 и третьего компаратора 24, Выход третьего сумматора 13 соединен с входом третьего выпрямителя 46, а выход третьего выпрямителя 46 с выходами третьего дифференциатора 47, седьмого компаратора 48 и общего пускового органа 49, выход последнего подключен к третьему входу первого 7 и второго 8 элементов И, Выход седьмого компаратора 48 является одним из входов пятого элемента И 50, два других входа которого соединены с выходами первого 16 и второго 17 пусковых органов соответственно.Выход пятого элемента И 50 подключен к одному из входов элемента ИЛИ 51, выход которого соединен с входом третьего расширителя 52 импульсов, выход которого в свою очередь соединен с базой первого транзистора 53. Эмиттер транзистора 53 заземлен, а коллектор соединен с одним концом обмотки реле 54, второй конец которой подключен к источнику питания, а два замыкающих контакта 55 и 56 реле соединяют катоды и аноды двух многоплечих диодных полумостов 3 и 4.Выход третьего дифференциатора 47 соединен с входом четвертого выпря мителя 57, выход которого является входом восьмого компаратора 58 и входом девятого компаратора 59, имеющего инверсный выход, Управлянщий вход восьмого компаратора 58 соединен с выходом первого блока 34 задания уставок, а выход - с коллектором второго транзистора 60 и анодами первого 61 и второго 62 диодов, эмиттер транзистора 60 при этом заземлен, а база подключена к коллектору первого транзистора 53 и одному из входов элемента И-НЕ 63. Катоды диодов 61 и 62 подключены соответственно к входам первого 30 и второго 3 1 инвертирукщих расширителей импульсов. Инверсный выход девятого компаратора 59 соединен с входом третьего инвертирующего расширителя 64 импульсов и одним иэ входов шестого элемента49241 6вой орган 40, и на выходе логическойчасти схемы устройства (выход инвертора 44 или 45) будет сигнал логической"1". Время срабатывания защиты опре 5деляется углом блокировки реагирующего органа 5 (6).Кроме того, используются дополнительные признаки переходного про цесса, так как при любом переходномпроцессе при внешнем к.з. в каждомпериоде существует время, в течениекоторого напряжение, пропорциональное сумме модулей токов всех присое динений, совпадает с паузой в производной дифференциального тока, замеренного на определенном уровне.Время такого совпадения при внешнихк.з. больше, чем при любых внутрен них. Для реализации этих признаковиспользуется напряжение на выходеЩП 3 (4), иэ которого на определенном уровне запуска формируются им 25 30 5 1 И 65, два других входа которого соединены соответственно с выходами второго компаратора 23 и четвертого компаратора 25, а выход является вто рым входом элемента ИЛИ 51.Выход третьего инвертирующего расширителя 64 импульсов подключен к второму входу элемента И-НЕ 63 и одному из входов седьмого элемента66, другой вход которого соединен с базой первого транзистора 53 к коллектору которого подключены также катоды третьего 67 и четвертого 68 диодов, аноды которых соединены соот ветственно с общими точками двух пар последовательно соединенных нагрузочных резисторов 26, 27 и 28, 29, Выход седьмого элемента И 66 является третьим входом элемента ИЛИ 51, а выход элемента И-НЕ 63 соединен с катодами пятого 69 и шестого 70 диодов, аноды которых подключены к выходу второго пускового органа 17 и выходу четвертого компаратора 25 соответственно, Фазные органы 5 и 6 выполнены по схеме, содержащей двуплечую схему сравнения со средней (заземленной) точкой, соединенной через выпрямитель с реагирующи органом, на управляющий вход которого подается опорное напряжение, величина которого определяет необходимый угол блокировки.Устройство работает следующим образом.Вторичные токи трансформаторов тока присоединений первой и второй систем шин поступают на входы блоков датчиков 1 и 2 тока, подключенных к каждой иэ ССШ. Вторичные токи датчиков 1 и 2 тока разделяются по знаку полупериода с помощью многоплечих двойных полумостов 3 и 4, образуя на выходах фазных органов 5 и 6 сумму модулей положительных и отрицательных полуволн, При этом между точкой объединения вторичных обмоток датчиков 1 и 2 тока и земпей образуется дифференциальная цепь, в которую включены пусковые органы 16 и 17 и дифференциальные резисторы 14 и 15, На последних выделяется напряжение, пропорциональное дифференциальному току.Защита срабатывает, если на всех трех входах логических элементов И 7 и 8 будут сигналы, т,е, сработает фазный орган 5 или 6 и общий пускопульсы запуска, которые сравниваютсяво времени с паузами в производной дифференциального тока. Уровень запуска не является постоянным и реализуется формирователями 33 и 36 опорного напряжения,В случае внешнего к.з. дифференциальный ток до насыщения ТТ равеннулю, следовательно, его производнаяна выходе дифференциатора 18 (19)равна нулю, и состояние компаратора 3522 (24), на вход которого подаетсявыпрямленное напряжение с выходадифференциатора, не изменится. Приэтом на выходе расширителя импульсоь"с инверсным выходом будет логическая "1" и на обоих входах элементаИ 38 (39) запускается ждущий мультивибратор 4 1 (43); расширителем 40(42) импульсов этот сигнал удлиняется до 25 мс и в качестве логического"О" с выхода инвертора 44 (45) поступает на один из входов элемента И7 (8), блокируя защиту, Ждущий мультивибратор 41 (43) снижает уровеньзапуска д путем воздействия на 50формирс в, тель 33 (36) опорного напряжения на время затухания переходногопроцесса в целях защиты при внешних к.з.При внутреннем к,з. как и привнешнем, запустится компаратор 32(35). Однако одновременно с этимсработает компаратор 22 (24), опорноенапряжение которого при этом меньше,чем при внешнем, поскольку в диффе 1492411ренциальной цепи появляется ток, и на втором входе логического элемента И 38 (39) появится логический "О", Запуск ждущего мультивибратора 41 (43) и расширителя 40 (42) импульсов5 не последует. На входе элемента И 7 (8) от логической части будет сигнал высокого уровня и при срабатывании фазного 5 (6) и пускового 49 органов защита приходит в действие, Для того, чгобы при внутренних к,з. импульс запуска с выхода логического элемента И 38 (39) не мог сформироваться вследствие перехода производной дифференциального тока через ноль, предусматривается задержка на появление логической "1" на втором входе элемента И 38 (39).В режиме нарушения фиксации производится объединение ЩП 3 (4) защит обеих систем шин производятся переключения в логической части защит с тем, чтобы устойчивость функционирования защиты в режиме нарушения 25 фиксации не снижалась.Таким образом, предлагаемое устройство благодаря использованию изменяемого порога запуска логической части устройства в зависимости от 3 О гока предшествующего режима, резкого снижения порога в последующих после первого периода переходного процесса, а также за счет использования изменяемого порога формирования логичес с кнх сигналов по производной дифференциального тока, обеспечивает повышение надежности Функционирования,Формула изобретения40Устройство для дифференциальной защиты двойной системы сборных шин электроустановки, содержащее первый и второй бло:,и,затчикон тока и р 45 вичная обмотка каяг ого датчика тока предназначена лпя подключения к трансформатору тока соответствующего присоединения первой и второй систем шин, первые полюса вторичных обмоток в каждом блоке датчиков тока объединены, а их вторые пол ка подключены к соответствуюшим входам первого и второго многоплечих диодных полумостов, в которых аноды объединены и подключены к первым входам, а катоды объединены и подключены к вторым входам первого и второго фаэных орГанов выходы которых подключены к первым входам соответственно первого и второго злементов И, выходы которых подключены к входам соответственно первого и второго выходных органов, первый и второй сумматоры, первый и второй входы которых объе-, динены соответственно с первым и вторым входами первого и второго фазных органов, первый и второй ждущие мультивибраторы, входы которых объединены с входами соответственно первого и второго расширителей импульсов, к выходам которых подключены входы соответс.твенно первого и второго инверторов, первый и второй дифференциальные резисторы, первые полюса каждого из которых подключены к земле, а вторые полюса - соответственно к первому и второму входам третьего сумматора, эпемент ИЛИ, выход которого через третий расширитель импульсов подключен к базе первого транзистора, эмиттер которого подключен к земле, а коллектор - к первому полюсу обмотки реле с двумя замыкающими контактами, к второму полюсу обмотки реле подключен источник питания, первый замыкающий контакт реле включен между вторыми входами первого и второго фазных органов, а второй замыкающий контакт реле в меж первыми входами первого и второго фазных органов, общий пусковой орган, третий, четвертый, пятый и шестой элементы И, три дифференциатора, два выпрямителя, шесть компараторов, элемент И-НЕ, шесть диодов и два нагрузочных резистора, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности функционирования путем увеличения селективности в переходном режиме внешнего короткого замыкания, дополнительно введены первый и второй пусковые органы, первый и второй блоки задания уставок, первый и второй формирователи опорного напряжения, третий и четвертый выпрямители, седьмой, восьмой и девятый компараторы, седьмой элемент И и второй транзистор, три инвертирулцих расширителя импульсов, первые входы первого и второго пусковых органов подключены соответственно к упомянутым объединенным первым полюсам вторичных обмоток первого и второго блоков датчиков тока, вторые входы первого и второго пусковых органов подключены к упомяну 1492411тым вторым полюсам соответственно первого и второго дифференциальньм резисторов, выходы первого и второго пусковых органов подключены соответ 5 ственно к первому и второму входам пятого элемента И, вьмоды первого и второго сумматоров подключены к входам соответственно первого и второго блоков задания уставок, объединенному с первыми входами соответственно первого и второго формирователей опорного напряжения и с первыми входами соответственно пятого и шестого компараторов, выходы первого и второго блоков задания уставок подключены к первым входам соответственно первого и третьего компараторов, выходы первого и второго формирователей опорного напряжения подключены к 20 вторым входам соответственно пятого и шестого компараторов, выходы которых подключены к первым входам соответственно третьего и четвертого элементов И, выходы первого и второ го ждущих мультивибраторов подключены к вторым входам соответственно первого и второго формирователей опорного напряжения, выходы первого и второго инверторов подключены к вторым входам соответственно первого и второго элементов И, входы первого и второго дифференциаторов подключены к упомянутым соответственно первому и второму входам третьего сумматора, выход первого дифференциатора через первый выпрямитель подключен к объединенным второму входу первого компаратора и входу второго компаратора, выход второго дифферен 40 циатора через второй выпрямитель подключен к объединенным второму входу третьего компаратора и входу четвертого компаратора, выходы первого и второго инвертирующих расширителей45 импульсов подключены к вторым входам соответственно третьего и четвертого элементов И, выходы -первого и третьего компараторов подключены к первым полюсам соответственно первого и второго нагрузочных резисторов, выходы второго и четвертого компараторов подключены соответственно к первому и второму входам шестого элемента И, третий вход которого объединен с входом третьего инвертирующего рас ширителя импульсов и подключен к выходу девятого компаратора, вход кот ор ого объеди не н с пер вым входомвосьмого компаратора и подключен квыходу четвертого выпрямителя, второйвход восьмого компаратора объединенс первым входом первого компаратора,выход восьмого компаратора подключенк объединенным аноду первого диода,коллектору второго транзистора и катоду второго диода, катод первогодиода подключен к объединенным входупервого инвертирующего расширителяимпульсов и первому полюсу третьегонагрузочного резистора, анод второгодиода подключен к объединенным входувторого инвертирующего расширителяимпульсов и первому полюсу четвертогонагрузочного резистора, вторые полюса соответственно первого и третьего,второго и четвертого нагрузочных резисторов объединены и подключены канодам соответственно третьего и четвертого диодов, катоды которых,объе"динены и подключены к упомянутомуколлектору первого транзистора, с которым объединена база второго транзистора, эмиттер которого подключенк земле, выход третьего инвертирующего расширителя импульсов подключенк объединенным первым входам седьмого элемента И и элемента И-НЕ, второйвход седьмого элемента И подключенк базе первого транзистора, второйвход элемента И-НЕ подключен к базевторого транзистора, выходы пятого,шестого и седьмого элементов И подключены соответственно к первому,второму и третьему входам элементаИЛИ, выход элемента И-НЕ подключенк объединенным катодам пятого и шестого диодов, аноды пятого и шестогодиодов подключены к вторым входамсоответственно пятого и шестого элементов И, выход третьего сумматорачерез третий выпрямитель подключенк объединенным входу общего пускового органа, входу седьмого компаратора и входу третьего дифференциатора,выход которого подключен к входу четвертого выпрямителя, выход седьмогокомпаратора подключен к третьемувходу пятого элемента И, а выход общего. пускового органа подключен кобъединенным третьим входам первогои второго элементов И.Ред Заказ 3887/53 Тирак 607 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб д. 4/5 изводственно-издательский комбинат "Патент", г. Уагород, ул. Гаг 101