Динамическое запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН С 11 С 11/4 ДЕТЕЛЬСТБУ А ВТОРСКОМ еновыИ. язь ЕЕ У облас Ъ СУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЦТИРИ ГКНТ СССР(56) Патент США Р 4185323, кл, 351, опублик. 1980.Авторское свидетельство СССРФ 982089, кл, С 11 С 11/40, 198Алексенко Л. Г., Шагурин И.Микросхемотехника, М.: Радио и с1982, с, 267, рис. 7,16. 54) ДИНАК 4 ЧЕСКОЕ ЗАПОМИОЙСТВО 57) Изобретение относит цифровой вчастности к запоминающ)ю у рвыполненным на динамических элемтах памяти. Цель изобретения - ищенке быстродействия устройства, Поставленная цель достигается тем, чтоустройство содержит второй мультиплексор 4, второй накопитель 5, третий мультиплексор 6. Накопители 3 и5 дублируют друг друга. При проведении регенерации в одном из накопителей второй доступен для выборки. Врезультате нет необходимости на увеличение времени выборки для осуществления регенерации информации послесчитывания. 5 ил.(ЗУ), выполненным на динамическихэлементах памяти.Цель изобретения - повьппение быстродействия устройства.На фиг, 1 изображена структурнаясхема динамического ЗУ; на фиг. 2 - 10структура блока управления; нафиг. 3 - диаграмма, поясняющая процессы в первом и втором накопителяхдля случаев отсутствия обращения;на фиг. 4 - то же, для случаев отсутствия обращения по записи; нафиг. 5 - то же, для случаев отсутствия обращения по считыванию,Устройство содержит блок 1 управления, первые мультиплексор 2 и накопитель 3, вторые мультиплексор 4 инакопитель 5, третий мультиплексор6, выход 7 выбора накопителя блока 1,информационные входы 8, выходы 9, выходы 10 адреса регенерации блока 1, 25первый и второй выходы 11 и 12 разрешения регенерации блока 1, первыйи второй выходы 13 и 14 выборки блока1, выход 15 признака записи блокатретий и четвертый выходы 16 и 17 30выборки блока 1, входы 18 и 19 разрешения считывания и записи устройстваБлок 1 управления содержит первыйэлемент 20 задержки, задающий генератор 21, первый триггер 22, первыйэлемент И-НЕ 23, первый регистр 24,второй триггер .25, элементы ИЛИ 26 и27, первый элемент И 28, второй элемент 29 задержки, второй и третийэлементы И 30 и 31, счетчик 32, третий триггер 33, третий элемент 34 задержки, второй элемент И-НЕ 35, четвертый триггер 36, второй регистр 3/,четвертый элемент И 38, четвертый ипятый элементы 39 и 40 задержки. 45Устройство работает следующим образом.В работе устройства можно выделитьтри режима работы; режим отсутствияобращений со стороны процессора, режим обращения со стороны процессорапо записи, режим обращения со стороны процессора по считыванию. При этомситуация, когда процессор обращаетсяк устройству и по записи, и по считыванию в пределах одного цикла работыустройства, считается запрещенной исоответствует неисправности процессора. Рассмотрим работу устройства при отсутствии к нему обращений, определяющуюся наличием постоянной логической единицы на входах обращения по записи 19 и по считыванию 18, В этом случае прямой выход триггера 33 и выход элемента 34 задержки находятся в состоянии логического нуля, инверсный выход триггера 33, выход элемента И-НЕ 35, выход триггера 36, инверсные выходы регистра 37, выход элемента И 38, выходы элементов задержки 20, 40 и 39 находятся в состоянии логической единицы. Причем состояния этих элементов обеспечиваются взаимными связями и никаких воздействий по предварительной их установке не требуется.Задающий генератор 21 вырабатывает последовательность импульсов. По каждому импульсу с задающего генератора 21 блок 1 управления вырабащвает на выходе 16 сигнал выборки строки первого накопителя 3 одновременно с этим первый мультиплексор2 по управляющему сигналу с выхода 11 блока 1 управления передает на адресные входы первого накопителя 3 адрес регенерации с выходов 10 блока 1 управления. Формирование сигнала выборки строк при регенерации осуществляется в блоке 1 управления путем воздействия импульсов задающего генератора 21 на цепочку элементов, состоящую из триггера 22, элемента И-НЕ 23, регистра 24, элемента И 28 и элемента 29 задержки, причем последний определяет длительность цикла регенерации. Накопитель, в котором должна проводиться регенерация, определяется состоянием триггера 25, причем логический ноль на его прямом выходе разрешает регенерацию в первом накопителе 3 и запрещает во втором накопителе 5, а логическая единица разрешаетрегенерацию во втором накопителе и запре. щает в первом. По окончании каждого цик. ла регенерации счетчик 32 по сигналу с . выхода элемента 29 задержки прибавляет к своему содержимому единицу, а при переходе содержимого счетчика 32 от всех логических единиц к состоянию всех логических нулей на выходе переноса формируется импульс, который поступает на счетный вход триггера 25 и по длительности равен удвоенному времени переключения этого триггера. Одновременно этот импульс поступаетна входы элементов ИЛИ 26 и 27 и навремя переходных процессов в триггере 25 устанавливает их выходы в состояние логической единицы, Это необходимо для того, чтобы в момент переключения триггера 25, т.е. перехода блока 1 управления от регенерациипервого накопителя 3 к регенерациивторого накопителя 5, исключить навыходах элементов ИЛИ 26 и 27 состояние логических нулей, разрешающихрегенерациюв обоих накопителях 3 и5 и запрещающих доступ по считыванию.в них. После переключения триггера 525 блок 1 управления тем самым переходит к регенерации второго накопи: теля 5, при которой аналогично вырабатывается сигнал выборки строк ячеек памяти второго накопителя 5 с выхода блока 1 управления и аналогичнопроисходит управление вторым мультиплексором 4, который под воздействием управляющего сигнала с выхода 12блока 1 управления передает с выхода 2510 .блока 1 управления на адресныевходы второго накопителя 5 адрес регенерации. По переполнении счетчика32 адресов регенерации блок 1 управления переключением триггера 25 переходит обратно к регенерации первогонакопителя 3 и этот процесс циклически повторяется на протяжении всей работы устройства,При обращении к устройству по записи триггер 33 запоминает это обращение и своим инверсным выходом временно запрещает запуск очередногоцикла регенерации, с его прямого выхода заявки на запись через элемент 4034 задержки поступает на вход элемента И-НЕ 35, который запрещает запись,если в накопителе не закончился пре-.дыдущий цикл регенерации, что определяется состоянием элемента И 28 и 45элементом 29 задержки, к которым подключены соответствующие входы элемен-.та И-НЕ 35. В случае, если регенерация закончилась, то на выходе элемента И-НЕ 35 появляется сигнал, которыйобнуляет тригер 36, который выдаетчерез выход 15 блока 1 управления внакопители сигнал записи, устанавливает инверсные выходы регистра 37 всостояние логического нуля, запрещает.запуск регенерации на время цикла записи и сбрасывает триггер 33. С инверсных выходов регистра 37 черезэлементы И 30 и 31 в накопители 3 и 5 поступают сигналы выборки строк ячеек памяти, которье с выходов 13 и 16 поступают одновременно соответственно в первый и второй накопители 3 и 5, а с элементов задержки 39 и 40 в накопители поступают сигналы выборки столбцов ячеек памяти через выходы 14 и 17 блокауправления соответственно в первый и второй накопители 3 и 5. При этом регистр 24 находится в таком состоянии, что сигналы с выходов 11 и 12 блока 1 управления, управляющие соответственно первым и вторым мультиплексорами 2 и 4, устанавливают последние в режим передачи на адресные входы накопителей адреса записи с адресных входов устройства, Указанная совокупность сигналов вызывает одновременно в накопителях 3 и 5 запись информации с информационных входов устройства.При этом цикл записи определяется задержкой в элементе И 38 и элементе 20 задержки, причем последний по мере распространения сигнала в нем сбрасывает регистр 37 и устанавливает логическую единицу в триггер 36, которая указывает на окончание цикла записи и разрешает проведение регенера - ции и последующих обращений процессора.При обращении к устройству по считыванию обращение с входа 18 устройства поступает на стробирующий вход регистра 37, в котором сразу же формируется сигнал. выборки строк, в элементе 39 или 40 задержки - сигнал выборки столбцов соответственно первого или второго накопителя 3 или 5, который в этот момент не занят регенерацией информации - это определяется состоянием выходов элементов ИЛИ 26 и 27, которые связаны с выходами триггера 25, который своим состоянием указывает в каком накопителе не проводится регенерация,и следовательно, доступен по считыванию. При этом регистр 24 состоянием своих выходов управляет мультиплексорами 2 и 4 так, что в соответствующий накопитель, где проводится регенерация, поступает адрес регенерации с выходов 10 блока 1 управления, а в накопитель свободный от регенерации, поступает адрес считывания с адресных входов устройства, Длительность цикла считывания определяется задержкой в элементе И 38 и элементе 20 задержки,5 1474739 Динамическое запоминающее устройство, содержащее блок управления, состоящий из задающего генератора, первого триггера, вход установки которого соединен с выходом задающего генератора, первого регистра, счетчи - ка, вход которого соединен с входом установки первого регистра и входом сброса первого триггера, первый накопитель, первый мультиплексор, информационные входы первой группы которого являются адресными входами устройства, а информационные входы второй группы соединены с соответствующими информационными выходами счетчика, вход управления коммутацией первого мультиплексора соединен с первым выходом первого регистра, а выходы соединены с соответствующими адреснФЯи входами первого накопителя, информационные входы которого являются ин-, формационными входами устройства, отличающееся тем, что, с целью повыдения быстродействия устройства, оно содержит второй накопитель, второй и третий мультиплексоры, а в блоке управления - пять элементов задержки, четыре элемента И, второй регистр, с второго по четвертый триггерь 1, два элемента И-НЕ, два элемента ИЛИ, первые входы которых сое - динены с входом второго триггера и выходом переноса счетчика, вторые входы - с прямым и инверсным выходами соответственно второго триггера, выход первого элемента ИЛИ соединен с первым и вторым информационными входами второго и первого регистров со - ответственно, а выход второго элемента ИЛИ соединен с первым и вторым информационными входами первого и второго регистров соответственно, вход установки третьего триггера является входом записи устройства, а вход сброса соединен с первым входом пер 20 25 30 теля 3.Таким образом при отсутствии обращения в устройстве проводится регенерация информации, причем проводит ся поочередно в каждом накопителе и при переходе от регенерации одного накопителя к регенерации другого на 45 50 при этом последний по мере распространения в нем сигнала сбрасывает ре гистр 37, чем устанавливает сигналы выборки строк и столбцов на соответ 5 ствующих выходах 13, 16, 14 и 17 в состояние логической единицы - соответствующее неактивному состоянию сигналов. Выходной мультиплексор 6 передает считанную информацию с на копителя, в котором произошло считывание в соответствии с состоянием управляющего сигнала на выходе 7 блока 1 управления, причем этот сигналв блоке 1,управления считывается ссигналом выборки столбцов первогонакопителя 3.В случае, когда обращение по считыванию возникает в момент переключения триггера 25, который управляетрегенерацией в накопителях, то засчет того, что импульс, переключающий триггер 25, заведен на входы элементов ИЛИ 26 и 27, то на выходахпоследних. устанавливается состояниелогической единицы, разрешающее блоку 1 управления сформировать одновременно циклы считывания в обоих накопителях, при этом считанная информация поступает на информационные вы-,ходы устройства через выходной мультиплексор 6, управляемый с выхода 7. блока 1 управления, с первого накопикопителя исключается их одновременнаярегенерация. При обращении к устройству по записи производится запись информации одновременно в оба наколителя в свободное от регенерации время, При обращении по считыванию производится считывание информации из того накопителя, в котором не проводится регенерация, причемесли обращение приходит в момент перехода от рсжима регенерации одного накопителя к режиму регенерации другого накопителя, то с целью исключения влияния переходных процессов на доступность накопителей по считыванию, в обоих накопителях организуется считывание информации, причем в этом случае на информационный выход устроиства поступает информация с первого накопителя. Частота обращения к устройству по считыванию может быть в два раза больше, чем частота обращений к устройству по записи.Благодаря введению новых элементов и связей процесс считывания информации в устройстве происходит без потерь времени на проведение регенерации информации, что повышает быстродействие устройства при считывании. Формула из об ре тениявого элемента И-НЕ, входами разрешения записи первого и второго накопи" телей и с выходом четвертого триггера, инверсный выход третьего триггера соединен с вторым входом первого элемента И-НЕ, выход которого соединен с тактовым входом первого регистра, первый и второй выходы которого соединены с соответствующими входами первого элемента И, выход которого соединен с входом второго элемента задержки и первым входом второго элемента И-НЕ, второй вход которого соединен с выходом второго элемента задержки и входом сброса пер: вого триггера, выход которого соединен с третьим входом первого элемента И-НЕ, выходы первого регистра соединены с первыми входами второго и третьего элементов И соответственно, выходы которых соединены с входами выборки строки первого и второго накопителей соответственно, а вторые входы соединены с первым и вторым выходами соответственно второго регистра и первым и вторым входами соответственно четвертого элемента И, выход которого соединен с входом пер вого элемента задержки, выход которого соединен с входом сброса второго регистра и входом установки чет- . вертого триггера, вход сброса которого соединен с входом установки второго регистра н выходом второго элемента И-НЕ третий вход которого соФединен с выходом третьего элементазадержки, вход которого соединен спрямым выходом третьего триггера,тактовый вход второго регистра является входом считывания устройства,второй выход первого регистра соединен с входом управления коммутациейвторого мультиплексора, выходы второго регистра соединены с входамичетвертого и пятого элементов задержки соответственно, выходы которыхсоединены с входами выборки столбцапервого и второго накопителей соот -ветственно, а выход четвертого элемента задержки соединен с входом управления коммутацией. третьего мультиплексора, выходы которого являютсявыходами устройства, входы первой ивторой групп соединены соответствен но с выходами первого и второго накопителей, адресные входы второго накопителя соединены с соответствующими выходами второго мультиплексора,входы первой и второй групп которогосоединены с входами первой и второйгрупп соответственно первого мультиплексора.1474739 перРыйюакодитаь Время Второинакопит Одрасц ениепо юалиси Пер 3 ыинакопит етая 8 лорои наиоацт мл Составитель С. Королевактор Л. Гратилло Техред Л.Сердюкова Корректор М. Пожо з 1901/51 Тираж 558 одписное ням и открытиям при ГКНТ СССР я наб д. 4/5 НИИПИ Г И юфоизводственно-издательский комбинат Патент , г. Ужгород, ул,ина Йращемр ло счилы Нцв Первый ИЯХОЛУ- мелв дтараи накопит 8 ремя Фиг, 3 П процесс рееенероццц цнсрориоц г 9 юцесс зааиси инрориации процесс сннщыоонып ынсоорипцо Фиг, Ярственного комитета по изобрете 113035, Москва, Ж, Раушск