Имитатор импульсных помех

Ф1462470ф мируется при замы- ся изменением выходного напряжения мпульс помехи ФормКанин ключа 8 и суммируется с сину- источника 18, регулировка амплитуды - соидальным напряжением, Регулировка напряжением источника 17, длительдвига импульса относитель- ности - изменением коэффициента деле- Фазового сдвигаио сетевогетевого напряжения осуществляет- ния блока 25. 1 з.п. формулы, 2 нл.,для определения или контроля степени помехозащищенности радиотехнических, цифровых и иных электронныхустройств от импульсных помех.Цель изобретения -, расширениефункционапьных возможностей имитато,ра импульсных помех путем введения,1регулировок амплитуды н длительности импульсов, Фазового сдвига импульса по отношению к фазе сетево. - .го напряжения и скорости нарастаниянапряжения, стабилизации параметровимпульсного напряжения при емкост,ной или смещенной активно-емкостнойнагрузке, изменяющейся в широкихпределах.На фиг.1 представлена структурнаясхема устройства; на фиг.2 - диаграм, ма напряжений, поясняющая работу ими татора импульсных помех,Имитатор импульсных помех содержит первый источник 1 питания, выполненный, например, в виде выпрямителя2 и конденсатора 3, подключенногопараллельно выходу выпрямителя 2,второй источник 4 питания, выполненный, например, в виде трансформато-ра 5 и конденсатора 6, подключенного параллельно вторичной обмоткетрансформатора 5, резистор 7 с управляемым сопротивлением, первый ключ8, например транзисторный, параллельно соединенные диод 9 и второй ключ10; например тиристорный конденсатор 11, Фильтр 12 нижних частот, выполненный например, в виде Г-образного звена из резистора 13 и конденсатора 14, первая и вторая выходныешины 15 и 16 которого являются выхо-дом имитатора импульсных помех, первый и второй источники 17 и 18 регулируемого постоянного напряжения,первый и второй кампараторы 19 и 20,2абгический элемент И 21, формирователь 22 импульсов, генератор 23 ли"нейно нарастающего напряжения, последовательно соединенные генератор5 24 импульсов, блок 25 делениячастоты и Формирователь 26 одиночного импульса, блок 27 запуска, содержащийключ 28, первый и второй триггеры29 и 30, логический элемент ИЛИ 3110 и блок 32 задержки.Первая выходная шина первого ис".,точника 1 подключена к первому выводу резистора 7, второй вывод которого соединен с входом первого ключа 8. Выход .последнего соединен скатодом диода 9, первым выводом конденсатора 11, первой входной шинойфильтра 12 и выходом второго ключа1 О. Второй вывод конденсатора 11соединен с второй .входной шиной 8фильтра 12 и первой выходной шинойвторого источника 4, вторая выходная шина которого соединена с анодом диода 9, второй выходной шинойпервого источника 3, входом второгоключа 10 и первым входом первогокомпаратора 19. Второй вход последнего соединен с выходом первого источника 17,Управляющий вход первого ключа 8подключен к выходу логического элемента И 21, первый вход которого соединен с выходом первого компаратора19, Дополнительный выход второго ис 35 точника 4.подключен к входу формирователя 22, прямой выход которого сое"динен с входом генератора 23. Выходпоследнего соединен с первым входомвторого компаратора 20, второй вход40 которого подключен к выходу второгоисточника 18.Инверсный выход Формирователя 22подключен к входу сброса второготриггера 30, вход синхронизации которого подключен к выходу Формировате 1462470ля 26. Вход синхронизации последнегов свою очередь, подключен к выходупервого триггера 29. Второй вход логического элемента И 21 подключен квыходу формирователя 26. Выход бло"ка 27 соединен с информационным входом и инверсным входом сброса первого триггера 29.Выход второго компаратора 20 подключен к входу блока 32. Инверсныйвыход формирователя 22 подключен кпервому входу логического элементаИЛИ 31, второй вход которого подключен к выходу второго триггера 30,а третий вход - к выходу блока 32.Выход второго компаратора 20 соединен с выходом синхронизации первоготриггера 29 и с информационным входом второго триггера 30Выход логического элемента ИЛИ 31 подключенк управляющему входу второго ключа10.Имитатор импульсных помех работает следующим образом.В исходном состоянии питающеенапряжение переменного тока поступает на источники 1, 4, 17, 18Конденсатор 3 заряжен. К конденсатору6 приложено переменное напряжение.формирователь 22 Формирует из синусоидального входного напряжения( диаграммаа на фиг.2) два прямоугольныхнапряжения - синфазное с входным "напряжением (диаграмма Б на фиг.2)и противофазное ему,Синфазное прямоугольное напряже-.ние поступает на генератор 23 и,синхронно с сетевым напряжением, периодически запускает его (диаграммаЬ на фиг.2). Нарастающее напряжениесравнивается .компаратором 20 с регулируемым постоянным напряжением источника 18 и в.случае превышенияпервым второго, импульс поступает натриггеры 29 и 30 (диаграмма 2 нафиг.2).Ключ 28 блока 27 в исходном поло"жении замкнут, Поэтому триггер 29сброшен и блокирует прохождение импульсов напряжения (диаграмма ж на,фиг,2) поступанвцих через блок 25от генератора 24 на Формирователь26, через этот формирователь. Поэтому триггер 30 сбрасывается первымпосле включения устройства импульсом на инверсном выходе Формирователя 22 и далее сохраняет сброшенное состояние. Напряжение прямоугольной формы,протнвофазное сетевому, с выхода Формирователя 22 поступает через логический элемент ИЛИ 31 на ключ 10таким образом, что каждые первые пол"периода сетевого напряжения ток внагрузку протекает через замыкаемыйна это время ключ 10, а вторые под периода - через диод 9, При реактивной нагрузке возникает сдвиг фазмежду током и напряжением в цепиключа 10. Для предотвращения его запирания в момент времени, когда ток 15 и напряжение в его цепи имеют различные знаки, через блок 32 и логический элемент ИЛИ 31 на ключ 10поступает отпирающее напряжение,улучшающее форму синусоидальной сос тавляющей выходного напряжения,Поскольку на выходе Формирователя 26 импульсов нет, то логическийэлемент И 21 заперт и ключ 8 находится в разомкнутом состоянии. Та ким образом, на выходных шинах 15и 16 имеется переменное синусоидальное напряжение с небольшим запаздыванием по фазе относительно сетевогонапряжения, обусловленным тремя фа" 30 эосдвигающими элементами внутреннимактивным сопротивлением источника 4и емкостью конденсатора 6 сопротивлением открытого диода 9 или открытого ключа 10 и конденсатором 11; З 5 фильтром 12 нижних частот. Выборомсоответствующих параметров элементов можно сделать это запаздываниепо Фазе сколь угодно малым (интервал ТОТ 1 на Фиг 2).щ При размыкании ключа 28 в блоке27 (момент Т 2 на Фиг.2) на входахсброса и информационном триггере 29устанавливается уровень "1" (диаграмма на Фиг.2), и ближайший им пульс с выхода компаратора 20 (ди"аграмма й на фиг.2) производит запись "1" в триггер 29. "1" на выходе триггера 29 (диаграмма е нафиг.2) разрешает формирователю 26одиночного импульса выделение извходной серии (диаграмма )К на фиг.2)ближайшего импульса, равного по длительности полупериоду входной серииимпульсов, Этот импульс (днаграммаф на Фиг.2) в момент времени Т 4 открывает логический элемент И 21инапряжение "1" с выхода компаратора19 поступает через элемент И 21 наключ 8, что вызывает его замыкание.ходным шинам источников питания ик аноду диода, параллельно которомуподключен второй ключ, катод диодасоединен с выходом первого ключа и спервой входной шиной фильтра нижнихчастот, вторая входная шина которогосоединена с вторым выводом конденсатора, первый вход второго компаратора соединен с выходом генераторалинейно нарастакщего напряжения, вы-ходы источников регулируемого постоянного напряжения соединены соответственно с вторыми входами компараторов, дополнительный выход второго источника питания подключен к входуформирователя импульсов, прямой вы-.,ход которого соединен с входом гене"ратора линейно нарастающего напряжения, а инверсный выход подключен квходу сброса второго триггера и кпервому входу логического элементаИЛИ, второй вход которого соединенс выходом второго триггера, а выходподключен. к управляющему входу второго ключа, выход блока запуска соединен с информационным входом и вхо 4 б 24708дом сброса первого триггера, вйходкоторого подключен .к управляющемувходу формирователя одиночного им"пульса, выход которого соединен свторым входом логического элементаИ и с входом синхронизации второготриггера, информационный вход которого подключен к входу синхронизации 10 первого триггера и к выходу Второгокомпаратора, выход генератора импульсов через блок деления частотысоединен с тактовым входом формиро,вателя одиночного импульса, вход бло ка задержки подключен к выходу вто"рого компаратора, выход блока задержки подключен к третьему входулогического элемента ИЛИ, при этомвход сброса первого триггера выпол нен инверсным, выход фильтра нижнихчастот .является выходом имитатораимпульсных помех.2. Имитатор по п.1, о т л и ч а -ю щ и й с я тем, что второй источ ник питания выполнен в виде трансформатора, параллельно вторичной об"мотке которого подключен конденсатор.:1462470 Составитель А, Смитор И. Касарда Техред М. Ходани о орректор Л.Пилипен аказ 735/55 Ти Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 ВНИИПИ Государственного 113035, 879омитета по изобретени осква, Ж, Раушская Подписное и открытиям при ГКНТ ССаб д, 4/5