Цифровой фильтр

% (111 иН 03 Н 7/ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГННТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 42266 (22) 1004 (46) 23.01 (7) Кировс ститут 54) ЦИФРОВОЙ ФИЛЬТР57) Изобретение относитсехннке. Цель изобретения 4-09 9,Бюл. У 3ий политехнический ин ие точности фил ечения возможно торыется зблоках ура получциентов счет смены коэфф 72) В,А.Л .П.Петров 53) 621,3 56) Радио ис.4сников, Л.Н.0 нучин,и А.В.Частиков2.51254 (088.8)ехннка, 1978, Р 9, с,5 личных структур Устр-во содержит 5,6,13 и 4, мул блоки памяти 9 и и 12,Новая струк к радио- повышеем обестрации и ти реали ифрового регистры типлексо 10 и сумм ации разфильтра,1,2,3,4,ы 7 и 81453592 памяти 9 и 1 О, Устр-во обеспечиваетреализацию следующих структур:два звена первого порядка, каждое из которых реализовано попрямой форме; звено второго порядка, реализованное по прямойформе; параллельный адаптер; последовательный адаптер, двухпортовый адаптер, цифровой эквивалент конвектора обобщенной реактивной проводиИзобретение относится к радиотехнике и может быть использовано дляфильтрации сигналов, заданных цифровым кодом.Цель изобретения - повышение точности фильтрации путем обеспечениявозможности реализации различныхструктур цифрового Фильтра.На фиг.1 представлена электрическая структурная схема цифрового фильтра; на Фиг.2 - временные диаграммы управляющих сигналов.Цифровой фильтр (Фиг.1) содержитпервый, второй, третий, четвертый,пятый и шестой регистры 1 - 6 сдвига, первый и второй мультиплексоры 7 и 8, первый и второй блоки 9 и 10 памяти, первый и второй сумматоры11 и 12, первый и второй регистры13 и 14, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый и тринадцатый управляющие входы 15 - 17, 18-1 18-6 и 19 - 27 цифрового фильтра.Цифровой Фильтр работает следующим образом.Цифровой фильтр работает в режиме подготовки и в рабочем режиме, В режиме подготовки осуществляется запись коэффициентов в первый и вто- рой блоки 9 и 10 памяти. Поскольку в первом и втором блоках 9 и 10 памяти информация может быть различной, то запись в них производится раздельно. Управление в режиме подготовки осуществляется сигналами У У и У (Фиг.2 а,б и в), Сигнал У, = 1 (Фиг.2 а), подаваемый на управ ляющий вход первого блока 9 памяти,мости с преобразованием тока; цифровой фильтр с комплексными коэффициентами, цифровой эквивалент частотно-зависимого отрицательного сопро"тивления; звено с нормированной ортогональной полиноминальной структурой Грея и Маркела; дискретный интегратор без потерь и адаптер с правильной лестничной конфигурацией.2 ил. разрешает запись в первый блок 9. Сигнал У = 1 (Фиг.2 б), подаваемый на управляющий вход второго блока О памяти, разрешает запись во второй блок 10,В режиме подготовки на управляющий вход первого мультиплексора 7 подается сигнал У = 0 (фиг.2 в),при котором на выход первого мультиплексора 7, подается информация с второй группы информационных входов первого мультиплексопа 7, представляющей собой адресный вход для записи коэффициентов. Рабочий режим состоит из циклов,продолжительность которых равна периоду дискретизации, в течение которого производится обработка очередного отсчета входной последовательности. Каждый цикл подразделяется натакты. Первый такт каждого цикла поподготовительный, в течение которогоимпульсом Б (Фиг,2 д) производитсяприем отсчета входной последовательности в первый регистр 1 сдвига, выходных отсчетов из первого и второгорегистров 13 и 14 соответственно вчетвертый и шестой регистры 4 и 6сдвига, информации с выхода второгомультиплексора 8 в третий регистр 3сдвига,В зависимости от сигнала Ц(фиг.2 е) сигнал на выход второгомультиплексора 8 подается либо с второго информационного входа цифрового фильтра, либо с выхода шестого регистра 6 сдвига. Вид передачи сигнала на выход второго мультиплексора 8определяется реализуемой структурой,В рабочем режиме на управляющийвход первого мультиплексора 7 подается сигнал У = 1 (фиг.2 а), приэтом на адресные входы первого и вто"рого блоков 9 и 10 памяти информацияподается от первых выходов, первого,второго, третьего, четвертого, пятого и шестого регистров 1 - б сдвига.Их первые выходы представляют собойвыходы из старших разрядов (возможнаи реализация, при которой к первомумультиплексору подключаются младшиеразряды), на которых формируютсясигналы Я ( г 1,6 - номер регистрасдвига), принимающие значения Оили 1,25 30 35 40 Л 14 5:15По сигналу И Фиг.2 з) в подготовительном такте осуществляется начальная установка первого и второго регистров 3 и 4.5По окончании подготовительного такта в первом, втором, третьем, четвертом, пятом и шестом регистрах 1 6 сдвига соответственно хранятся числа хк, хх 21 У х к,у , 1 О де х и х - отсчеты входных последовательностей, поступающих в К-м цикле соответственно на первый и второй информационные входы звена цифрового Фильтра; х , и х , - 15 отсчеты, поступившие на информационные входы цифрового фильтра в предыдущем цикле; у,., и у , - выходные отсчеты цифрового Фильтра, вычисленные и сформированные на первом и 20 втором выходах цифрового фильтра в предыдущем цикле; К - номер цикла,где аки Ьк - коэФфициенты,к 1,определяющиевид структурыцифрового фильтра.Все возможные значения функцийЦ (Л) и у Д) (поскольку 9; можетпринять только два значения О или 1,то каждая из этих функций принимает62 = 64 значений) вычисляются заранее,Числа, считанные из первого и второго блоков 9 и 10 памяти, поступают на первые входы первого и второгосумматоров 11 и 12, на вторые входыкоторых подается содержимое первогои второго регистров 13 и 14 со сдвигом на один разряд в сторону младшихразрядов. Импульсами П 4, (Фиг.2 ж),подаваемыми на управляющие входыпервого и второго регистров 13 и 14,полученные на выходах первого и второго сумматоров 11 и 12 числа Би Б,2 записываются в первый и вто,рой регистры 13 и 14. Импульсами П(фиг.2 г), подаваемыми на управляющиевходы первого, второго, третьего,четвертого, пятого и шестого регистров 1 - 6 сдвига, производится сдвигв сторону младших разрядов. Приэтом старшие разряды первого и третьего регистров 1 и 3 сдвига поступаютв освободившиеся младшие разряды второго и пятого регистров 2 и 5 сдвига соответственно. После этого изпервого и второго блоков 9 и 10 памяти считываются следующие числа, соответствующие новым комбинациям ЛЧисло таких тактов равно ш.(3 = О,пв . номер цикла, ш - чис- . ло разрядов регистра сдвига) на входе первого мультиплексора 7 представ" ляет собой адрес, по которому из первого и второго блоков 9 и 1 О памяти считьваются.соответственно значения функций Ч,Й) =Ъ,а,+Ъ а, +%а + р ао 94 Ьоо б 01 1 ц,Й) = а,а.1. + ,ао 1 + ,а, + В конце К-го цикла отсчеты хк3 и хпоступают соответственно во второй и пятый регистры 2 и 5 сдвига, а первый, третИй, четвертый и шестой регистры 1,3,4 и б сдвига готовы к приему очередных отсчетов в начале следующего цикла. При обработке их старших разрядов в первом основном такте каждого цикла числа первого и втброго блоков 9 и 1 О на первые входы первого и второго сумматоров 11 и 12 передаются с противоположным знаком (например, все разряды инвертируются, а на входы переносав младшие разряды первого и второгосумматоров 11 и 12 подается, единица).Это осуществляется импульсом Ц5 1453592 6В конце,В-го цикла в первом и торых реализовано по прямой форме, -, втором регистрах 13 и 14 формируются 1 описываемых разностными уравнениями: числа Ук = "оо хк + ао ",к+ Ьо У,к 15 Ср + Угк- а 1 о хгк а я хгк У 2,к се(Л) 2 2,1 1 Рг(Ло) ЬОО При а, = а,= а 10 = а 110 10= а1аи = Ьг 1 Ьо = аг, Ь = Ь 15 Учитывая, что и при подаче в подготовительном такте сигнала 11 -1 (фиг.2 е) получают звено, описываемое системой разност ных уравненийхкгк+ Ьо,= ао = ао,ао,о = ао =Ь =О Оа =а,; ьо,=ь,; ооо аоо,ЬИО Ои при Б = О (фиг.2 е) получают двазвена первого порядка, каждое из когде хх хг,к у,кУ - 1-е разряды чиселх у хг,к. ,к гк-Уд к-с твенно предс тавленных втельном коде:-3ео1. 1 "3уЕ = уЕ +; у;Е 21 сПосле изменения порядка суммирования и элементарных преобразований, получают Изменяя коэффициенты а, Е иЬ; , можно менять вид разностныхуравнений и, соответственно, менятьструктурную схему цифрового фильтраТак при из которой после очевидных преобразований получают разностное уравнение,З 0 описывающее работу звена второго порядка, реализованного по прямой форме: получают разностное уравнение, описывающее работу звена стандартного волнового цифрового фильтра Фейттвайса на основе параллельного адаптера, в котором о Ы и о - коэффициенты параллельного адаптера.55 При аооо 1 - 1; а = , - 1;1453592 а,о - РЬ ьо 1 1 О; а=о; а=С о ао 20 При а, = -1; аоо,оо оао = О; аоо а о = 130 и при Б = О (Фиг.2 е) получают разностное уравнение, описывающее работу звена стандартного волновогоцифрового Фильтра Фейттвайса на основе последовательного адаптера, в котором,и ( - коэффициенттыпоследовательного адаптера. аоо О а= О; ао - оа,о = О; а, = Ы.; +1 р Ьоо = 0; ЬоО Ь о О Ь ли при Б = 0 (оиг.2 е) получают разностное уравнение, описывающее работу звена волнового цифрового фильтра на двухпортовых адаптерах, где о; - коэффициент адаптера.При ароо =1; аоо, = 1 ао,о = а , =1; аоо = О; апм =-1 а,о =11 а=ЬооЬо О Ьо О Ьлл Оф и при Бэ = О (фиг.2 е) получают раэностное уравнение, описывающее работу цифрового эквивалента конвектораобобщенной реактивной проводимостис преобразованием тока. ао =0; а= 0; ало = О; ао = 1; ал = 0 Ьоо Ке 2Ьо,= Т 2; Ь о,= ТП 2Ь и = - К 7,и при Б = О (фиг.2 е) получают разностеное уравнение, описывающее работу звена цифрового фильтра с комплексными коэффициентами, где 2 полюс звена Фильтра.При а = О; а , = О; а, = +1; а,= О; аоо = О; ало = 0 ао= О; аи, = - 1; Ьоо,= О; и при Ц =1 (Фиг.2 е) получают разност. ное уравнение, описывающее работу цифрового эквивалента частотно-зависимого отрицательного сопротивления. ПриГЧ 1 С;1,= О, а, =С,;"а= О Ьо = О Ь = О 10и при Б = О (Фиг.2 е) получают разкостное уравнение звена с нормированной ортогональной полиноминальнойструктурой Грея и Маркела, гдеС, - коэффициент звена.Т15 Приа = - -а =0 а 0ооо рх .ооооа=О; ао =О;ао:О; а,=0;аЬ,=1; Ь=О; Ь=О и при П = О (фиг.2 е) получают разностное уравнение дискретного интегратора без потерь, где ТКх; - пара метры интегратора. а, = -о 1,а = - с;4 Ьо,=о; и при Б = 0 (фиг.2 е) получают разЗ 5 ностные уравнения, описывающие адаптер волнового цифрового фильтра с правильной лестничной конфигурацией, где ; - коэффициент адаптера. 40 формула изобретения Цифровой фильтр, содержащий последовательно соединенные первый регистр сдвига, информационный вход ко торого является первым информационным входом цифрового фильтра, и второй регистр сдвига последовательно соединенные первый блок памяти и первый сум 1 атор а также третий, чет вертый и пятый регистры сдвига, о тл и ч а ю щ и й с я тем, что, с целью повышения точности фильтрации путем обеспечения возможности реализации различных структур цифрового 55 фильтра, введены шестой регистрсдвига, первый и второй управляющие входы которого объединены соответственно с первыми и вторыми управляющими входами первого, второго, треть.Яцола Техред М.Ходанич Корректор Э.Лончакова Реда каз 7301/55 Тираж 879 Подписн ВНИИПИ Государственного комитета по изобретениям и открытиям 113035, Москва, Ж, Раушская наб., д. 4/5 ГКНТ СССР 1 роизводственно-полиграфическое предприятие, г. Ужгород, у оектная 9 14 его, четвертого и пятого регистров сдвига и являются первым и вторым управляющими входами цифрового фильтра, первый регистр, вход которого соединен с выходом первого сумматора, а выход соединен с информационным входом четвертого регистра сдвига, с вторым входом первого сумматора и является первым выходом цифрового фильтра, последовательно соединенные второй блок памяти, второй сумматор и второй регистр, выход которого соединен с информационным входом шестого регистра сдвига, с вторым входом второго сумматора и является вторым выходом цифрового фильтра, первый мультиплексор, первая группа сигнальных входов которого соединена с выходами первого второго, третьего, четвертого, пятого и цестого регистров сдвига, вторая группа сигнальных входов является третьими управляющими входами цифрового фильтра, управляющий вход является четвертым управляющим входом цифрового фильтра, а выход соединен с адресными входами первого и второго блоков 53592 1 Опамяти, информационные входы которыхявляются соответственно пятым и шестым управляющими входами цифрового 5фильтра, а входы разрешения записи -соответственно седьмым и восьмымуправляющими входами цифрового фильтра, а также второй мультиплексор,первый сигнальный вход которого является вторым информационным входомцифрового фильтра, второй сигнальный вход соединен с вторым выходомшестого регистра сдвига, управляющий вход является девятым управляющим входом цифрового фильтра, а выход соедиенн с информационным входомтретьего регистра сдвига, выход которого соединен с информационным входом пятого регистра сдвига, приэтом, управляющие входы первого ивторого сумматоров являются соответственно десятым и одиннадцатым управляющими входами цифрового фильтра, а первые и вторые управляющие 28 входы первого и второго регистровсоответственно объединены и являются двенадцатым и тринадцатым управляющими входами цифрового фильтра.