Устройство формирования ступенчатотрапецеидального напряжения

Союз Советских Социалмсткцеских РеслубликОП ИКАНИЕ ИЗОБРЕТЕН ИЯ 1 641637 И АВТОРСИОМУ СВИДИВПЬИВУ 6) Дополнительное к вид.ву) Заявлено 01.08.76 21) 2393908/18 М, Кл.Н 03 К 4/О Яе ен с присо Государственный комиссср 23) Г 1 риорнтет овано 05,01,79. Бю по делам изооретеиии и открытийи ия 10.01.7 Дата опубликования опи 72) Авторы изобретения, Овчаренко и В. М. Т хчнч раннскнй заочный ТВО ФОРМИРОВАНИЯ СТУПЕНЧАТО-ТРАПЕЦЕИЙАЛ 1 эНОГО . НАПРЯЖЕНИЯ УС 2 Изобретенне относится к импульсной технике н может быть использовано в программных системах автоматического управлецця.Известен генератор импульсов, содер кащий интегрирующие усилители, амплитудные дискриминаторы, Й-триггеры н переключателя 1 .Недостатком данного генератора является нестабильность крутизны фронтов выходного напряжения.Более совершенным является устройство формнрозання ступенчато-трапенеидального напряжения, содержащее дешифратор, устройство временных задержек, триггер реверса, счетчик импульсов, преобразователь код-напряженне, элемент совпадення, генераторы пикообразных напряжений 12).Недостаток устройства - невысокая стабнльность фронтов выходного ступенчатотрапецендального напряжения.Цель предлагаемого изобретения - повышение стабильности крутизны фронтов импульсов выходного напряжения.Для этого в устройство формирования ступецчато-трапеиецдальцого напряжения, содержащее элементы задержки, дешифратор, счетчики импульсов н триггер реверса,введены фазовый демодулятор, блок амплитудно-нмпульсных компараторов, триггер интервалов, делители частоты н генератор стабильной частоты, прямой вход которого через первый делитель частоты соединен с первым входом дешнфратора, через второй делитель частоты - со вторым входом дешифратора, инверсный выход - непосредственно с первыми входами счетчиков нмпульсов, ко вторым и третьим входам которых подключены выходы дешнфратора, а выходы счетчиков импульсов через фазовый демодулятор подключены ко входу блока амплитудно-импульсцых компараторов, первый н второй выходы которого непосредственно, а третий - через первый элемент задержки подключены к Я - входам триггера интер. валов, третий и четвертый выходы непосредственно, а первый - через второй элемент задержки к К-входам триггера интервалов, причем четвертый н второй выходы блока амплитудно-импульсных компараторов через третий н четвертый элементы задержки подключены соответственно кн К-входам триггера реверса, а выходы триггера реверса ц триггера интервалов подключены ко входам дешифратора,На фиг.изображена структурная элекрическая схема предлагаемого устройства; на фиг. 2 представлены временные диаграммы, поясвяющие принцип его работы; на фиг. 3 дан график выходного напряжения ступенчато-траиецеидальной формы.Предлагаемое устройство содержит генератор 1 стабильной частоты, прямой выход соторого подключен через делители 2 и 3 частоты, ко входам дешифратора 4. Дешифратор может быть выполнен, ипример, на четырех потенциальных логических элементах И (И 1 - И 4), В этом случае выход делителя 2 частоты подключается ко входам двух первых элементов И, а выход делите. ля 3 частоты - ко входам двух последних. Выходы дешифратора 4 попарно подключены ко входам счетчиков 5 и 6 импульсов. Счетчики 5 и 6 импульсов - двоичные с одинаковым количеством разрядов и с логикой ИЛИ на входах. Выходы счетчиков 5 и 6 импульсов подключены ко входам фазового демодулятора 7 (преобразователя раз- ности фаз импульсов в напряжение), который может быть выполнен, например, в виде последовательно соединенных ЙЬ-триггера 8 и фильтра 9 нижни; частот. Выход фазового демодулятора 7 подключен ко входу блока 10 амплитудно-импульсных компараторов. Количество амплитудных компараторов в блоке 10 зависит от требуемой формы выходного напряжения.Блок 1 О (фиг. 1) содержит четыре амплитудно-импульсных ком паратора, Причем компараторы построены таким образом, что импульсы на выходах двух первых появляются в случае 13 выв)Ц и 13 вых. (А соответственно, а на выходах двух других - в случае Ыых( Ив и 13 вы ( 1.3, соответственно, где Ц Бг, 134, 13 а, - требуемые уроцни выходного напряжения (фиг. 3). Пер вый и второй выходы блока 10 подключ.ны непосредственно, а третий через элемент 11 задержки к 5 - входам триггера 12 интервала, третий и четвертый выходы блока 10 подключены непосредственно, а первыйчерез элемент 13 задержки к 1 с-входам триггера 12 интервала, четвертый выход блока 10 подключен через элемент 14 задержки к 8-входу триггера 15 реверса, а второй выход блока 10 через элемент 16 выдержки к К-входу триггера 15 реверса, Прямые выходы триггеров 15 реверса и триггера 12 интервала подключены соответственно ко входам первых двух элементов И дешифратора 4, а их инверсные входы - соответственно ко входам двух других элементов И дешифратора 4.Предлагаемое устройство работает следующим образом,Генератор стабнлыюй частоты вырабатывает две импульсные ппследовательности с частотамн Г и Г с разностью фаз 80(фиг. 2). На выходах делителей 2 и 3 частоты получаются импульсные последователь. ности с частотами-- и - - (фиг. 3),Г ГкКгде К ф , - коэффициенты деле 3 ьния делиТелей 2 и 3 частоты соответственно. Предположим, что разрешающие уровни находятся на прямом выходе триггера 15 0 и инверсном выходе триггера 2 интервала. Это означает, чтб открыты первый и четвертый элементы И дешифратора 4,т,е.импульсы частоты проходят на счетчик 5 5импульсов, а импульсы частоты --- на)(взсчетчик 6 импульсов, На выходах счетчиков 5 и б суммируют во времени импульсы Г, - и Г, - соответственно. ИмпульсыРЪг 1 ипереполнения счетчиков 5 и б следуют счастотами -- -яя- и -- 2;в;-ц- соот)7 ффф ф 1 Р/Каветственно, где п - число двоичных разрядов счетчиков 5 и 6 (фиг. 2), При этом фаза между импульсами переполнения счетчиков 5 и б ступенчато-линейно нарастает, что соответствует ступенчато-линейному увеличению коэффициента заполнения импульсной последовательности на выходе триггера 8 фазового демодулятора 7 и линейному З 0 реличению напряжения на выходе фильтра 9 фазового демодулятора 7, Процесс продолжается до тех пор, пока (Звцие достигнет значения Ц (в момент времени 1,) (фиг.,2, 3). В этот момент времени срабатывает первый компаратор блока О и его З 5 выходной импульс устанавливает по одномуиз Ь-входов триггер 12 интервала в противоположное предыдущему состояние т. е.блокируется прохождение импульсов - че9рез четвертый элемент И дешифратора 4, 40 а счетчики 5 и б заполняются через егопервый и второй элементы И импульсами частоты - . Фаза между импульсамиР1 эъпереполнения счетчиков 5 и 6 остается пос- тоянной, постоянен коэффициент заполне ния импульсной последовательности на выходе триггера 8, соответственно постоянно и напряжение Цы) (интервал 1 (1( Ь ) (фиг. 3). Через время 1 в - 1 (фиг, 3), определяемое элементом 13 задержки,триггер 2 интервалов по одному из 1 с-входов устанавливается в прежнее состояние, при котором запирается второй элемент И дешифратора 4 и отпирается его четвертью элемент И, Напряжение с частотойкаснова поступает на счетчик 6 импульсов и фаза между импульсами переполнения счетчиков 5 и б начинает нарастать, Формируется фронт на участке (1 в ( 1) (фиг. 3) В момент (з срабатывает второй компаратор, переключая триггер 12 интервалов, Снова ечетчики 5 и 6 импульсов заполняютсяформула изобретения одинаковыми частотами Г+- и форми 13 ьруется постоянное напряжение на интерва. лет (, ) (фиг. 3). Через время , - (з) (фиг. 3), определяемое элементом 16 за. - держки, переключается триггер 15 реверса и теперь напряжение с частотой - постукпает уже на счетчик 6 импульсов, фаза между импульсами переполнения ступенчато-линейно уменьшается, формируется линейно-падающий участок ( ( 1; ) п. (фиг. 3) В моментсрабатывает третий компаратор блока 10, переключается триггер 12 интервалов, через третий и четвертый элементы И дешифратора 4 на счетчики 5 и 6 импульсов проходят импульсы частоты -ф - и формируется интервал (1 Я (фиг. Я.Через время ( - т;, определяемое элементом 1 задержки, переключается триггер 12 интервалов, открывается второй элемент И дешифратора 4. Закрывается его четвертый элемент И, Формируется интервал (а ( (т ) (фиг. 3), В момент Ь срабатывает четвертый компаратор блока 10, переключается триггер 12 интервалов. Фор. мируется интервал т1 (р ) (фиг, 3). Через время ( - 1, (фиг. 3), определяемое элементом 14 задержки, переключается триггер 15 реверса, первый элемент И дешифратора 4 и закрывает его третий элемент И. Далее процесс повторяется,Изменение крутизны фронтов может быть осугцествлено изменением К 4 или К 4, изменение уровней срабатывания элементов И дешифратора 4 - регулировкой установок компараторов блока 10, изменение интервалов Ь (; (э(; Ь.,А; Ь "Ь регулировкой времени задержки элементов заде жки 11, 13, 14, 16.1спользование предлагаемого устройства формирования ступенчато-трапецеидального напряжения позволяет повысить стабильность крутизны фронтов выходного напряжения, т. е. производится цифровое интегрирование (суммирование) цифровой величины (постоянной разности частот). В этом случае нестабильность фронта выходного сигнала будет определяться нестаО 5 20 25 ЗО 35 бильностью частогыи коэффициентов деления К 4 и К 4. Эти нестабильности могут быть получены весьма малыми (О и менее) при использовании кварцевого генератора и цифровых (счетчиковых) делителей частогы. Устройство формирования ступенчатотрапецендального напряжения, содержащее элементы задержки, дешифратор, счетчики импульсов и триггер реверса, отличающееся тем, что, с целью повышения стаоильности крутизны фронтов выходных импульсов, в него введены фазовый демодулятор, блок амплитудно-импульсных компараторов, триггер интервалов, делители частоты и генератор стабильной частоты, прямой выход, которого через первый делитель частоты соединен с первым входом дешифратора, через второй делитель частоты - со вторым входом дешифратора, инверсный выход - непосредственно с первыми входами счетчиков импульсов, ко вторым и третьим входам которых подключены выходы дешифратора, а выходы счетчиков импульсов через фазовый демодулятор подключены ко входу блока амплитудно-импульсных компараторов, первый и второй выходы которого непосредственно, а третий - через первый элемент задержки подключены к Я-входам триггера интервалов, третий и четвертый выходы непосредственно, а первый - через второй элемент задержки к Й-входам триггера интервалов причем четвертый и второй выходы блока амплитудно-импульсных компараторов через третий и четвертый элементы задержки подключены соответственно к 5 и К-входами триггера реверса, а выходы триггера реверса и триггера интервалов подключены ко входам дешифратора.Источники информации, принятые во вни. мание при экспертизе1. Авторское свидетельство СССР32777, кл. Н 03 К 1/12, 1972.2. Авторское свидетельство СССР464961, кл, Н 03 К 4/02, 1975.ол.3 ШЬНШНШИЫШ.Ы Ш 1 Ш 3 ЫШ 1 Ши ШШВШШШЗШШйЛШШШШив . Составитель А. ГорТекред О. ЛуговаяТираж 1053 Корректор А КравченкоПодписное Редактор Б. ПавлоЗаказ 754155 ЦНИИПИ Государствепо делач изобП 3035, Москва, . Ж.З илиал ППП Патент,нного коците ретеннй и о 5, Раугискаяг. Ужгород,рытийаб., д. 4/5 Проектная