Преобразователь напряжения в код

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 9) 51)4 Н ОЗМ 1 ИСАНИЕ ИЗОБРЕТЕН ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К А ВТОРСКОМУ С 8 ИДЕТЕЛЬСТ(56) Авторское свидетельство СССР В 364091, кл. Н 03 М 1/46, 1970.Авторское свидетельство СССР У 841111, кл . Н 03 М 1/46, 1981. (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В К (57) Изобретение относится к вычис лительной технике и может быть использовано для преобразования напр жения в код в цифровых трактах сис тем управления и контроля. Изобрет ние позволяет расширить функциональные возможности. Это достигается тем что в преобразователь, содержащий делитель напряжения, коммутатор, сравнивающий блок, преобразователь кода в напряжение, распределитель им пульсов, регистр, генератор тактов, элементы И, элементы ИЛИ, триггеры, шифратор, элементы задержки, введены сравнивающие блоки, триггеры, реверсивный сдвигающий регистр, три эле" мента ИЛИ, элементы И, элемент задер ки, аналоговые ключи, аналоговый переключатель, умножитель напряжения, блок модуля напряжения и группа элементов ИЛИ. 1 з.п. ф-лы, 1 ил.Изобретение относится к вычислительной технике и может быть использовано для преобразования напряженияЬ код при построении цифровых приемных трактов систем управления и контроляЦелью изобретения является расширение области применения.На чертеже приведена функциональная схема преобразователя.Преобразователь содержит входнуюШину 1, аналоговый ключ 2, блок 3модуля напряжения, включающий инвертирующий усилитель 4 и диоды 5, 6, 15аналоговый ключ, аналоговый переключатель 8, умножитель 9 напряжения соступенями умножения, различающимисяв два раза, делитель 10 напряжения соступенями деления, различающимися вдва раза, группу элементов ИЛИ 11,содержащую диоды 12 и 13, коммутатор14, сравнивающий блок 15, преобразователь 16 кода в напряжение, КБтриггер 17, сравнивающий блок 18,КБ-триггер 19, элемент ИЛИ .20, элемент 21 задержки, КБ-триггер 22, элемент И 23, распределитель 24 импульсов, регистр 25, шину 26 знака мантиссы, шину 27 кода мантиссы, генератор 28 тактов, выполненный на КБтриггере 29 и генераторе 30 импульсов,элемент 31 задержки, элемент ИЛИ 32,элемент 33 задержки, элемент ИЛИ 34;.КБ-триггер 35, элемент И 36, сравнивающий блок 37, элемент 38 задержки, элемент И 39, элемент И 40, элемент ИЛИ 41, реверсивный сдвигающийрегистр 42, КЯ-триггер 43, шину 44знака порядка, шифратор 45, шину 46кода порядка и шину 47 запуска. 40Преобразователь работает следующим образом,На входную шину 1,подается преобразуемое напряжение. Импульс запуска, поступающий по шине 47, устанавливает КБ-триггеры 19 и 22 в единичное состояние, распределитель 24 регистр 25 и КБ-триггер 43 - в нулевоесостояние, в реверсивном сдвигающемрегистре 42 нулевой разряд, выход в 50первой группе выходов устанавливается в единицу, а остальные - в нульчто соответствует нулевому порядкукода числа. Высоким потенциалом спрямого выхода КБ-триггера 22.открывается элемент И 23. Задержанный эле. ментом 31 на время переходных процессов в указанных узлах импульс запуска переводит КБ-триггер 29 генератора 28 в единичное состояние, Высоким потенциалом с прямого выхода этого КБ"триггера запускается генератор 30, и открывается аналоговый ключ 2. Преобразуемое напряжение с аналогового ключа 2 поступает на блок 3 и на сравнивающий блок 18. Если преобразуемое напряжение положительное, то срабатывает сравнивающий блок 18 и импульс с этого блока поступает на К"вход КБ-триггера 19, устанавливая его в нулевое состояние (положительный знак мантиссы), а если преобразуемое напряжение отрицательное, то импульс на выходе блока сравнения 18 отсутствует и КБ-триггер 19 остается в единичном состоянии (отрицательный знак мантиссы).Импульс генератора 30 через элемент И 23 поступает на счетный вход распределителя 24, С первого выхода распределителя 24 импульс устанавливает в старшем разряде регистра 25 единицу и, задержанный элементом 21, возвращает КБ-триггер 22 в нулевое состояние, прекращая прохождение последующих импульсов генератора 30 через элемент И 23 на распределитель 24.В соответствии с кодом мантиссы преобразователь 16 формирует напряжение, поступающее на сравнивающие блоки 15 и 37. Одновременно на пе- вый вход сравнивающего блока 37 поступает преобразуемое напряжение с выхода блока 3. Если преобразуемое напряжение будет меньше напряжения преобразователя 16, то на выходе сравнивающего блока 37 появляется импульс, который устанавливает КБ" триггер 43 в единицу (отрицательный порядок числа). Высоким потенциалом с прямого выхода КБ-триггера 43 откроется элемент И 39 и скоммутируются цепи сдвига информации в реверсивном сдвигающем регистре 42 в сторону старших разрядов.Если преобразуемое напряжение будет больше напряжения преобразователя 16, то на выходе сравнивающего блока 37 импульса нет, КБ-триггер 43 остается в нулевом состоянии (положительный порядок), Откроется элемент И 40 и скоммутируются цепи сдвига информации в реверсивном сдвигающем регистре 42 в сторону младших разрядов. Кроме того, высоким потен 1427568циалом с прямого или инверсного выхода КЯ-триггера 43 входное преобразуемое напряжение с аналогового ключа 7 через аналоговый переключатель 8 подключается к умножителю 9 или де 5 лителю 10. Задержанный элементом 38 импульс с первого выхода расгределителя 24 через элементы И 39 и 40 соответственно обнуляет нулевой разряд реверсивного сдвигающего регистра 42 и устанавливает единицу в первом или старшем разряде этого регистра соответственно (в зависимости от состояния КЯ-триггера 43). К этому времени задержанным элементом 33 импульсом с элемента 3 1 КЯ-триггеры 17 и 35 устанавливаются в единичное состояние. Высоким потенциалом с прямого выхода КЯ-триггера 35 открывается элемент И 36, а с выхода КЯ-триггера 17 аналоговый ключ 7. Входное преобразуемое напряжение через делитель 10 или умножитель 9 в зависимости от положения КЯ-триггера 43 и аналогового переключателя 8 поступает на коммутатор 14. В соответствии с кодом порядка, определяемого состоянием реверсивного сдвнгающего регистра 42; с соответствующего входа коммутатора 14 преобразуемое напряжение поступает на первый вход сравнивающего блока 15.Предположим, что РЯ-триггер 43 находился в нулевом положении. Тогда аналоговый переключатель 8 подключает 35 входное напряжение к делителю 10. В реверсивном сдвигающем регистре 42 первоначально единица будет установлена в старшем разряде, а следо 40 вгтельно, в коммутаторе 14 будет включен тот ключ, который подключает ступень делителя 10, соответствующую наибольшему ослаблению напряжения источника преобразуемого напряжения. В результате на первый вход сравнивающего45 блока 15 поступает напряжение с наибольшим ослаблением. Если это напряжение меньше напряжения, поступающего на второй вход сравнивающего блока 15, то последний не срабатывает. Так как элемент И 36 открыт высоким потенциалом с прямого выхода КЯ-триггера 35, то импульс с генератора 30 через элемент И 36 поступает на сдвигающий вход регистра 42 и устанавливает еди ницу на следующем, (ш)-м, разряде, обнуляя ш-й разряд этого регистра, При этом включается следующий ключ коммутатора 14 и на первый вход срав- нивающего блока 15 поступает напряжение в два раза больше,.чем в предыдущем такте. Если это напряжение тоже меньше напряжения, поступающего на второй вход сравнивающего блока 15, то аналогично описанному за счет очередного импульса с генератора 30 (ш)-й разряд регистра 42 обнуляется, а (ш) -й устанавливается в единичное состояние. Таким образо;., устройство работает до того такта, при котором напряжение, поступающее с выхода коммутатора 14 на первый вход сравнивающего блока 15, не будет больше или равно напряжению, поступающему на второй вход сравнивающего блока 15 с выхода преобразователя 16. При срабатывании сравнивающего блока 15 его выходной импульс устанавливает КЯ-триггер 35 в нулевое состояние, закрывая прохождение импульсов с генератора 30 на сдвигающий вход регистра 42.Регистр 42 остается в этом состоянии до поступления следующего импульса запуска. Состояние регистра 42 соответствует унитарному коду порядка преобразуемого напряжения, Этот код преобразуется шифратором 45 в позиционный двоичный код и поступает на шину 46Знак порядка снимается с прямого выхода КЯ триггера 43 на шину 4. Тот же импульс сравнивающего блока 15 через элемент 20 ИЛИ устанавливает КЯ-триггер 22 в состояние блока единицы. При этом импульсы с генератора 30 проходят через эле- мент И 23 на счетный вход распределителя 24 и начинается формирование кода мантиссы напряжения, поступаю-, щего через коммутатор 14 на первый вход сравнив:лщего блока 15.Первый из этих импульсов устанавливает следующий триггер регистра 25 в единичное состояние (первый был в единичном состоянии), подключая к второму входу сравнивающего блока 15 дополнительное напряжение, равное половине напряжения первого (старшего) разряда преобразователя 16, Если сумма этих напряжений больше напряжения, поступающего с выхода коммутатора 14 на первый вход сравнивающего блока 15, то второй триггер регистра 25 устанавливается в исходное нулевое состояние, если нет, то он остается в единичном, На следующем такте про1427568 45 5055 изводится уравновешивание воздействия следующего триггера и т.д. (как обычное поразрядное уравновешивание). Двоичный код регистра 25 поступает р шине 27, а значение знака ман тиссы снимается с прямого выхода . :КБ-триггера 19 на шину 26.Если при подборе величины по, :рядка в единичное состояние будет,установлен триггер младшего нулевого) разряда регистра 42, то импульсом с выхода этого триггера устанавливаются в нулевое состояние КБ- триггер 35 и в единичное состояние КБ-триггер 22Поступление импульсов с генератора 30 на сдвигающий вход ,регистра 42 через элемент И 36 пре.кращается. В регистре 42 устанавли.вается нулевой порядок. Коммутатор 14 подключает на первый вход срав.нивающего блока 15 входное преобразуемое напряжение, минуя делитель ;10. Кроме того, тактовые импульсы с :генератора 30 начинают поступать через элемент И 23 на вход распределителя 24. Начинается определение кода мантиссы, соответствующего входному напряжению, аналогично описанному. Последний импульс распределителя 24 устанавливает КБ-триггер ,29 в исходное (нулевое) состояние, Генератор 30 прекращает формировать импульсы. После окончания преобразования устройство находится в этом состоянии до прихода следующего запускающего импульса.Если в подготовительном этапе КБ- триггер 43 оказался в единичном положении, то первоначально единица устанавливается в первом триггере регистра 42, коммутируются цепи сдвига информации в регистре 42 в сторону старших разрядов и к коммутатору 14 подключается преобразуемое напряжение через умножитель со ступенями умножения, кратными степени двойки, Первоначально коммутатором 14 к сравнивающему блоку 15 на первый вход подключается напряжение с минимальным усилием (К=2). Если это напряжение окажется меньше напряжения, поступающего на второй вход сравнивающего блока 15, то последний не срабатывает. Так как элемент И 36 открыт, то очередной импульс с генератора 30 через элемент И 36 поступает на сдвигающий вход регистра 42 и устанавливает единицу в следующем (вто 5 10 15 20 25 30 35 40 6ром) разряде, обнуляя первый разряд этого регистра, При этом включается следующий ключ коммутатора 14 и на первый вход сравнивающего блока 15 поступает напряжение в два раза больше, чем в предыдущем такте. Если это напряжение тоже окажется меньше напряжения, поступающего на второй вход сравнивающего блока 15, то аналогично описанному за счет очередного импульса с генератора 30 триггер второго разряда регистра 42 устанавливается в нуль, а триггер очередного разряда - в единицу. Таким образом, устройство работает до того такта, при котором напряжение, поступающее с выхода коммутатора 14 на первый вход сравнивающего блока 15, не будет больше или равно напряжению, поступающему на второй вход сравнивающего блока 15 с выхода преобразователя 16. При срабатывании сравнивающего блока 15 его выходной импульс устанавливает КБ-триггер 35 в нулевое состояние. Прохождение импульсов через элемент И 36 с генератора 30 на сдвигающий вход регистра 42 прекращается. В регистре 42 зафиксируется код отрицательного порядка. Далее формируется код мантиссы, как при положительном коде порядка.Если в процессе формирования кода отрицательного порядка сдвигающий импульс установит в единичное положение дополнительный (ш+1)-й триггер регистра 42, то высоким потенциалом с единичного выхода этого триггера КБ-триггеры 29 и 35 устанавливаются в нуль. Формирование кодов мантиссы и порядка прекращается, так как на вход преобразователя в этом случае поступает напряжение меньше, чем позволяет преобразовывать устройство. Формула изобретения 1. Преобразователь напряжения в код, содержащий делитель напряжения, коммутатор, первый сравнительныи блок, преобразователь кода в напряжение, распределитель импульсов, регистр, генератор тактов, первый и второй элементы И, первый и второй элементы ИЛИ, первый, второй и третий КБ-триггеры, шифратор, первый, второй и третий элементы задержки, коммутатор, первый выход которого соединен с первым входом первого сравнивающего блока, второй вход которого соединен с выходом преобразователя кода в напряжение, входы которого соединены с соответствующими выхода 5 ми регистра и являются шиной кода мантиссы, выход первого сравнивающего блока соединен с входом разрешения записи регистра, информационные входы которого соединены с соответст вующими выходами распределителя импульсов, Б-вход первого КЯ-триггера соединен с выходом первого элемента ИЛИ, К-вход соединен с выходом первого элемента задержки, вход которого соединен с первым выходом распределителя импульсов, первый вход первого элемента ИЛИ соединен с выходом первого сравнивающего блока, второй вход является шиной запуска, первый выход генератора тактов соединен с первым входом первого элемента И, выходы шифратора являются шиной кода порядка, а входы объединены с соответствующими управляющими входами кбммутатора, о т л и ч а ю щ н й с ятем, что, с целью расширения области применения за счет преобразования напряжений различной полярности и упрощения вида формируемого кода, в него30 введены второй и третий сравнивающие блоки, четвертый и пятый КЯ-триггеры, реверсивный сдвигающий регистр, третий и четвертый элементы ИЛИ, третий и четвертый элемент И, четвертый элемент задержки, аналоговый переключатель, умножитель напряжения, группа элементов ИЛИ, блок модуля напряжения, два аналоговых ключа, информационный вход первого аналогового ключа является входной шиной, управляющий вход соединен с вторым выходом генератора тактов, а выход первого аналогового ключа подключен к входу блока модуля напряжения и к первому входу второго сравнивающего блока, второй вход которого является общей шиной, выход блока модуля напряжения подключен к информационному входу .второго аналогового ключа и первому входу третьего сравнивающего блока, к второму входу которого подключен выход преобразователя кода в напряжение, управляющий вход второго аналогового ключа подключен к прямому выходу второго КЯ-триггера, выход второго аналогового ключа подключен к первому входу коммутатора и к ийформационному входу аналогового переключателя, первый и второй управляющие входы которого подключены соответственно к прямому и инверсному выходам третьего КБ-триггера, первый выход аналогового переключателя подключен к входу умножителя напряжения, а второй - к входу делителя напряжения, соответствующие выходы умножителя и делителя напряжений через группу элементов ИЛИ подключены к соответствующим вторым входам коммутатора, управляющие входы которого подключены к соответствующим выходам группы выходов реверсивного сдвигаю- щего-регистра, первый выход группы выходов которого подключен к третьему входу первого элемента ИЛИ и к первому входу второго элемента ИЛИ, выход реверсивного сдвигающего регистра подключен к второму входу второго элемента ИЛИ и к первому входу третьего элемента ИЛИ, к второму входу которого подключен последний выход распределителя импульсов, третий вход второго элемента ИЛИ соединен с выходом первого сравнивающего блока, управляющий вход сдвига в сторону старших разрядов реверсивного сдвигающего регистра объединен с первым входом второго элемента И и соединен с прямым выходом третьего КЯ-триггера и является шиной. знака порядка, управляющий вход сдвига в сторону младших разрядов реверсивного сцвигающего регистра объединен с первым входом третьего элемента И и соединен с инверсным 1выходом треь;-.го КЯ-триггера, вход сдвига реверсивного сдвигающего регистра соединен с выходом первого элемента И, первый установочный вход реверсивного сдвигающего регистра со" единен с выходом четвертого элемента ИЛИ, второй установочный вход и первый информационный вход реверсивного сдвигающего регистра К-вход третье 1го КБ-триггера, установочные входы распределителя импульсов и регистра, вход второго элемента задержки, К- вход второго КЯ-триггера, Б-вход четвертого КЯ-триггера объединеныи являются шиной запуска, второй информационный вход реверсивного сдвигающего регистра объединен с первым входом. четвертого элемента ИЛИ и соединен с выходом второго элемента И, третий информационный вход реверсивного сдвигающего регистра объединен с вторым входом четвертого элементаедак оманенко 1 одписноеомитета СССРоткрытийая наб д, 4 ногоний иРаушс графическое предприятие, г. Ужгород, ул. Проектная енно роиз ИПИ и соединен с выходом третьегоэлемента И, вторые входы второго итретьего элементов И объединены ичерез третий элемент задержки соединены с первым выходом распределителяимпульсов, причем второй вход первого элемента И соединен ". прямым выходом пятого КБ-триггера, Б-вход которого объединен с Я-входом второгоКБ-триггера и через четвертый элемент задержки соединен с выходом второго элемента задержки и с первымвходом генератора тактов, К-вход гятого КЯ-триггера соединен с выходомвторого элемента ИЛИ, при этом Квход четвертого КБ-триггера соединенс выходом второго сравнивающего блока, а прямой выход является шинойзнака мантиссы, счетный вход распреаз 4865/55 Тираж 929 ВНИИПИ Государств по делам изобре 113035, Москва, Жделителя импульсов соединен с выхо.дом четвертого элемента И, первый вход которого соединен с прямым выходом первого КЯ-триггера второй вход соединен с первым выходом генератора тактов, 8-вход третьего КБ- триггера соединен с выходом третьего блока сравнения. 102. Преобразователь по п. 1, о т -л и ч а ю щ и й с я тем, что блокмодуля напряжения выполнен на двухдиодах и инвертирующем усилителе,вход которого объединен с анодом первого диода и является входом блока,выход инвертирующего усилителя соединен с анодом второго диода, катодыпервого и второго диодов объединены 20 и являются выходом блока