Устройство для дифференциально-фазной защиты электроустановки

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИН 19) (И А 1)5 Н 02 Н 3/ САНИЕ ИЗОБРЕТЕН РСНОМ ТЕЛЬСТВ я отстроики к релейнойьзованоинхронных з на структурна дифференциаль высокои и сборных;становки; наяющие работунних КЗ, сопртоками нагру тся повыше вания устни ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство СССРУ 1156184, кл, Н 02 Н 3/28, 1985,(54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИАЛЬНОФАЗНОЙ ЗАЩИТЫ ЭЛЕКТРОУСТАНОВКИ(57) Изобретение относится к релейной защите и может быть использовано для защиты генераторов, синхронных компенсаторов, высоковольтныхреакторов, высоковольтных электродвигателей, ошиновок и сборных шин.Цель изобретения - повышение устойчивости функционирования, Устройствоимеет пофаэное исполнение, каждаяфаза выполнена в виде одного блока.В устройстве используется сочетаниедифференциального, дифференциальнофаэного принципов действия и принципа торможения. При этом производитсяуправление тормозным сигналом по .качественным признакам переходногопроцесса. За признак внутреннего КЗпринято совпадение по времени сигнаИзобретение относится ащите и может быть испол для защиты генераторов,омпенсаторов, ошиновок,ольтных электродвигател ин станций и подстанций Целью изобретения явля е надежности функционирла максимального тока плеча, превосходящего по величине сигнал максимального тока нормального режима защищаемого объекта, и производноимодуля дифференциального тока в течение первых 4 мс переходного процесса,Признаками внешнего КЗ в поврежденной фазе являются удвоение напряжения на блоке сравнения, меньшая длительность времени нарастания модулядифференциального тока по сравнениюс длительностью его уменьшения, отсутствие производной дифференциального тока в течение первых 5 мс внешнего КЗПризнаком внешнего КЗ в неповрежденной фазе является совпадение по времени тока плеча и производной модуля дифференциального токапосле фиксации внешнего КЗ в поврежденной фазе. При внешнем КЗ в устройстве предусмотрена передача информации о внешнем КЗ из поврежденнойфазы в неповрежденные. Таким образомосуществляется отстройка от любыхвнешних КЗ, обеспечивающая гарантированное быстродействие при внезапных внутренних КЗ, Время идентификации режимов не превышает 4-5 мс.4 ил. ройства путем улучше от переходных режимоНа фиг, 1 изображ схема устройства для фазной защиты электр фиг, 2 - зпюрыы, пояс устройства при внутр вождающихся сквозным.Шароши КНТ С оизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,01 Заказ 3274 ВНИИПИ Госу Тираж 475 твенного комитета по и 113035, Москва, Жбретенияаушская Подписноеи открытиям праб., д, 4/5ки (СТН), на фиг. 3 - эпюры, поясняющие работу устройства при внешнем .КЗ, сопровождающегося глубоким насыщением ТТ одного плеча защиты на Фиг. 4 - эпюры внешнего двухфазного КЗ ВС, сопровождающегося насыщением ТТ поврежденных Фаз и ТТ неповрежденной фазы А.устройство (фиг.1) содержит датчики 1 тока, к вторичным обмоткам которых подключен блок 2 преобразования входных величин, блок 3 сравнения, выполненный в виде двух последовательно соединенных стабилитронов, 15 зашунтированных двумя последовательно включенными резисторами, причем катод первого стабилитрона соединен с катодами, а анод второго стабилитрона - с анодами диодов блока 2преобразования входных величин, между общей точкой стабилитронов и общей точкой вторичных обмоток датчиков тока включена первичная обмотка разделительного трансформатора 4, к вторичной обмотке которого подключен выпрямительный мост 5, к вы- , ходу которого подключены вход блока 6 дифференцирования и вход пускового блока 7, выход последнего соединен с первым входом элемента И 8, катод первого стабилитрона и анод,.второго стабилитрона блока 3 сравнения подключены к входам блока 9 управления временем блокировки, выход которого подключен к управляющему входу фазно 35 го блока 10, включенного между общими точками стабилитронав и резисторов блока 3 сравнения, выход Фазного блока 10 подключен к второму вхо 40 ду элемента И 8, выход которого является выходом устройства. К выходу блока 6 дифференцирования подключен вход формирователя 12 . сигнала производной и первый вход блока 11 управления второй и третий вход которого соединен с первым и вторым входом блока 9 управления временем блокировки, управляющий вход формирователя 12 сигнала производной подключен к четвертому входу блока 11 управления, к которому черед диод в обратном направлении подключены тоже первый выход Формирова 55 теля управляющих сигналов и третий вход Фазного блока, четвертый вход которого подкпочен к второму выходу Формирователя 13 управляющих сигналов и выходу Формирователя 12 сигнала производной,Вход формирователя 13 управляющихсигналов подключен к выходу блока 11управления, который предназначендля подключения к блоку защиты соседних Фаз, при этом блок 11 управления состоит из первого компаратора14, последовательно соединенных элементов 15 памяти и первого транзисторного ключа 16, вход которого является четвертым входом блока 11 управления, третий вход блока управленияявляется входом ннвертора 17, выходкоторого подключен к вторсму входуамплитудного детектора 18, первыйвход которого является вторым входомблока 11 управления, а выход подключен к входу первого компаратора 14.Вход второго транзисторного ключа19 является выходом блока 11 управления, при этом выход первого компаратора 14 подключен через третий травзисторньй ключ 20 к первому входуэлемента И-НЕ 21 и через элемент22 задержки - к первому входу расширителя 23 импульсов, второй входкоторого подключен к выходу элементаИ-НЕ 21 и входу элемента 15 памяти,выход расширителя 23 импульсов подключен к управляющему входу второготранзисторного ключа, к входу которого подключен первый выход резистораН и третий вход элемента И-НЕ 21,второй вход которого подключен квыходу второго компаратора 24, входкоторого является. первым входом блока 11 управления, причем второй выход резистора Н соединен с плюсовымвыводом источника питания.Блок 2 преобразования входных величин выполнен в виде многоплечевого диодного полумоста,Блок 3 сравнения выполнен на двухстабилитронах и двух резисторах.Пусковой блок 7 выполнен в виде компаратора с использованием интегральной микросхемы, Блок 6 дифференцирования выполнен в виде реальногодифференцирующего звена.Фазный блок 10 представляет собойреле времени миллисекундного диапазона и содержит последовательновключенные выпрямитель, первый комйаратор, времязадающую КС-цепь и второй компаратор, Причем входы выпрями 1теля являются первым и вторым входамифазного блока 1 О.Выпрямитель может быть1684 6 5 10 15 20 25 30 35 4( 4 5 С 55 5 160выполнен в виде диодного моста. Входвыпрямителя соединен с входом перво"го компаратора, управляющий входкоторого подключен к делителю напряжения, выполненного на двух резисторах, включенных между источникомпитания и общей точкой, причем управляющий вход первого компаратора является четвертым входом фазного блока10. Выход первого компаратора соединен с времязадающей КС-цепью, выходкоторой соединен с входом второгокомпаратора, выход последнего является выходом фазного блока 10, Управляющий вход второго компаратора явля"ется третьим входом фазного блока 10и подключен к делителю напряжения,выполненного на двух резисторах,включенных между источником питанияи общей точкой,Блок 9 управления временем блокировки выполнен в виде блока нелинейности с использованием операционных усилителей и ячейки памяти, выполненной на ЕС-цепи и эмиттерномповторителе.Формирователь 12 сигнала производной выполнен на компараторе, инвертирующий вход которого является входом блока и двух развязывающих диодх, Неинвертирующий вход компаратора подключен к делителю напряжения,выполненному на двух резисторах, меж-.ду общей точкой и источником питания.Формирователь 13 управляющих сигналов выполнен на инверторе, двухрезисторах и двух диодах. Вход инвертора является входом формирователя13 управляющих сигналов, катодыдиодов - выходами.Инвертор 17 блока 11 управлениявыполнен на операционном усилителес коэффициентом усиления, равнымединице, причем инвертирующий входявляется входом инвертора 17, а неинвертирующий вход подключен к общей точке,Амплитудный детектор выполнен надвух диодах и резисторе. Компараторы 14 и 24 выполнены на операционныхусилителях, включенных по схемекомпараторов. Третий токовый ключ 20выполнен на транзисторе и-р-п-типаи реального интегрирующего звена.Блок 22 задержки выполнен в виде реального интегрирующего звена. Элемент И-НЕ 21 выполнен на соответствующей микросхеме.ТТЛ. Элемент 15 памяти и расширитель 23 импульсов выполнены с использованием элементом И-НЕ с ВС-цепями, Второй транзисторный ключ 19 и перный транзисторный ключ 16 выполнен на транзисторах п-р-п-типа.Устройство работает следующим образом.Токи от трансформаторов тока плеч защиты поступают на первичные обмотки трансформатора тока, Сигналы с вторичных обмоток трансформаторов тока разделяются по знаку полупериода с помощью блока 2 преобразования нходных величин и поступает на вход блока 3 сравнения. При внутреннем КЗ и совпадающих по фазе токах плечи блока 3 сравнения попеременно обтекаются оками положительной и отрицательной полярности и напряжения на плечах образует входные сигналы фазного блока 10, При внешних КЗ полуволны тока существуют одновременно в обоих плечах блока 3 сраннения, Если токи соизмеримы, то на фазный блок 10 поступает разность напряжений блока 3 сравнения, пропорциональная дифференциальному току. При больших токах внешнего КЗ напряжения на плечах блока 3 сравнения стабилизируется и на входе фазного блока 10 образуется сигнал, равный разности длительности полуволн токов, существующих на плечах блока 3 сравнения. Таким образом, схема начинает действовать как дифференциально-фаэная.Чтобы обеспечить надежное срабатывание защиты в первом периоде переходного процесса, в том числе и при сдвинутых по фазе токах, необходимо иметь время блокировки фазного блока 10, равное 3 мсОднако такое время не обеспечивает селективной работы защиты при внешних КЗ со значительным содержанием аперчодической слагающей (фиг.З). Характер осциллограмм переходного тока не- баланса 1,1 (фиг,З) таков, что время его нарастания от нуля или минимума до максимума 1 всегда меньше, чем от максимума до нуля или минимума С. При внутренних КЗ и насыщение ТТ (фиг.2) С). В связи с этим в устройстве использовано ограничение длительности входного сигнала фаэного блока 10 максимумом дифференциального тока в режиме внешнего КЗ.Однако ограничение длительности входного сигнала фазного блока 10 приводит к снижению чувствительности защиты при внутренних КЗ, особенно сосдвинутыми по фазе токами и привнутренних КЗ с вытекающими токаминагрузки, когда ввиду ограничениядлительности входного сигнала фазныйблок 10 искусственно укорачивает по 10лезный сигнал, Для предотвращенияснижения чувствительности предусмотрено управление ограничением длительности входного сигнала фазного бло"ка 10 по качественным признакам переходных процессов так, что это ограничение имеет место только при внешних КЗ.В качестве признака внутреннегоКЗ используется то, что в этом режиме одновременно возникают токи плеч(ток плеча) защиты и дифференциальный токПри внешнем КЗ дифференциальныйтокпоявляется только после насыщения ТТ, в результате имеет местоего существенное отставание от,.токовплеч,Для этого датчики 1 тока формируют, сигнал, пропорциональный дифференциальному току защиты, который трансформируется разделительным трансформатором 4, выпрямляется выпрямителем5 и поступает на вход блока 6 дйфференцирования. Получаемая на выходе/35блока 6 дифференцирования производная модуля дифференциального токасподается на вход второго компаратора 24 блока 11 управления, на выходе которого появляется логическийсигнал Нб - "1" в том случае., еслипроизводная положительная и ее значение превышает уставку, Уставка второго компаратора 24 выбирается так,что он не срабатывает при дифферен 45циальнь 1 х токах, обусловленных установившимися токами небаланса, возможными в рабочем режиме зашищаемогообъекта. Таким образом, с выхода второго компаратора 24 на третий входэлементаИ-НЕ 21 выдается сигнал логической "1" во всех случаях, когдапроизводная модуля дифференциального,тока положительна и достаточно велика (фиг,2),Кроме того, инвертор 17 формирует 55на своем выходе положительное напря жение, равное падению напржкения наЕ 2 БС, которое подается на второй вход амплитудного детектора 18. Напервый вход амплитудного детектора18 подается напряжение с В.1 БС. Большая из поступивших величин с выходаамплитудного детектора 18 - НЗ поКается на вход, первого компаратора 14импульсов блока 11 управления, Первый компаратор 14 формирует на своемвыходе логический сигнал Н 4 - "1"в том случае, если напряжение, хотябы на одном плече блока 3 сравнения,превышает значение, соответствующеетоку защищаемого объекта в максимальном рабочем режиме. При появлениилогического сигнала П 4 на выходе первого компаратора 14 он попадает навторой вход элемента И-НЕ 21 и входтранзисторного ключа 20. Через 4 мсс момента появления входного импульса транзисторный ключ 20 срабатываети ограничивает длительность выходного сигнала первого компаратора 14четырьмя миллисекундами до конца переходного процесса,Таким образом, логический уровень31 111 подается на второй вход элемент а И-НЕ 2 1 только в течение 4 м с вначале первого периода переходногопроцесса Н 5 . На первом вхоце элемент а И- Н Е 2 1 в исходном состоянии устан о влен логический уровень " 1 " - П 7 .Поскольку эл еме нт И-НЕ 2 1 реализуетлогическую опер ацию И, импульс н ае г о выходе появляется только и риодновременном появлении тока плечаи дифференциального тока, ч то соотв ет с твуе т внутреннему КЗ . При внеши ем КЗ дифференциальный ток в оз никае т только после насыщения ТТ защиты,ч т о никогда н е бывает ранее 4 мспосле начала переходного процесса .Поэтому при внешнем КЗ н а выходе элемента И - НЕ 2 1 логический уровень " 0"н е появляется .Таким образом, при внутреннем КЗн а выходе элемента И-НЕ 2 1 выр аб атыв ае т ся импульс Н 7, который поступаетна вход элемента 1 5 памяти, Длит ельность запоминания входного импульсавыбирается такой, чтобы з а времязапоминания защита надежно срабатывала при внутреннем КЗ . С выходаэлемента 1 5 памяти импульс требуемойдлительности Н 1 3 поступает н а упраЬ-,ляющий вход первого транзисторногоключа 1 6, который шун тир ует выходнойимпульс Н 2 блока 9 управления времен ем блокировки, выходной импульс1601684 55 9011 формирователя 12 сигнала произ"водной и первый выход формирователя13 управляющих сигналов. Таким образом исключается ограничение входногосигнала фазного блока 10 и форсиров 5ка его угла блокировки при внутреннем КЗ со сдвинутыми по фазе токамиплеч и внутреннем КЗ, сопровождающихся вытекающими токами нагрузки.При внешних КЗ (фиг.3) на выходеэлемента И-НЕ 21. уровень "0" - Ц 7не появляется. На выходе элемента 15памяти сохраняется логический уровень "0 , а на втором входе расширителя 23 импульсов сохраняется логический уровень "1" - Б 7. Сигнал с.выхода первого компаратора 14 подается также на вход блока 22 задержки,который устанавливает на выходелогический уровень "1" - Б 8 через5 мс с момента возникновения КЗ,Этот сигнал подается на вход расширителя 23 импульсов, на выходе которого устанавливается логический уровень 25"1" - У 9 только в том случае, еслик моменту поступления на вход сигнала о возникновении сверхтока (задержанного на 5 мс) на его управляющем входе сохраняется сигнал об отсутствии внутреннего КЗ - 07, Такимобразом, на выходе расширителя 23импульсов появляется сигнал, информирующий о возникновении внешнегоКЗ, расширенный приблизительно на60 мс, Этот сигнал поступает на вход35второго транзисторного ключа 19,коллектор которого соединен черезрезистор К с источником питания и является выходом блока 11 управления,предназначенного для подключения кблокам защиты соседних фаэ,К блоку 3 сравнения подключенблок 9 управления временем блокировки. Входной сигнал этого блока имеетмаксимальное значение при внешнихКЗ,.поскольку на него поступает сумма напряжений плеч блока 3 сравнения вБ 1, а при внешних КЗ полуволнынапряжений на плечах блока 3 сравнения совладают по времени. При внутренних КЗ полуволны напряжений наплечах блока 3 сравнения не совпадают по времени ипи же уровень одногоиэ них ниже напряжения стабилизациистабилитронов блока 3 сравнения0,5 Ц Поэтому напряжение с блока3 сравнения используется для выработ. -ки тормозного сигнала, формирующего характеристику срабатывания устройства. Блок 9 управления временемблокировки выполнен в виде блока нелинейности с одним изломом характеристики. При значениях входного напряжения, соответствующих нормальномурежиму работы защищаемого объекта,выходной сигнал остается постоянными сравнительно низким по величине,обеспечивая начальные параметры срабатывания,защиты,При увеличении сквозного тока через защищаемый объект до уровня,превьппающего токи рабочих режимов,выходное напряжение блока 9 управления временем блокировки возрастает(02) и обеспечивает необходимое увеличение параметров срабатывания защиты. Это напряжение вырабатываетсяблоком нелинейности и запоминаетсяячейкой памяти блока 9 управлениявременем блокировки, Необходимостьзапоминания сигнала в данной цепиобусловлена тем, что при внешнем КЗвысокий уровень напряжения на блоке3 сравнения имеет место, пока ниодин из ТТ не насыщен, а после насьпцения одного .из ТТ это напряжениеуменьшается, но одновременно с этимрезко увеличивается ложньп сигнална входах пускового 7 и фазного 10(Ц 16) блоков.Запоминание позволяет об",спечнтьнеобходимую величину угла блокировки фазного блока 1 О, обеспечивающегоотстройку от таких режимов. С выходаячейки памяти блока 9 управления угла блокировки сигнал подается науправляющий (третий) вход фаэногоблока 10 увеличивая его угол блоки)ровки до 7,5-8,0 мс (Б 5), Пусковойблок 7 в этих условиях срабатываетложно, однако это не приводит к излишнему срабатыванию устройства, таккак фазный блок 10 надежно отстроенот таких режимов (017), на входеэлемента И 8 совпадения сигналовне происходит М 19). Кроме того, дляограничения входного сигнала фазного блока 10 при внешних КЗ к выходублока 6 дифференцироваия подключенформирователь 12 сигнала производной,который срабатывает при отрицательном знаке производной модуля дифференциального тока (012).Сигнал о срабатывании формирователя 12 сигнала производной подается,На четвертый вход фазного блока 10,1 б 01684 12 11аувеличивая порог срабатывания первого компаратора фазного блока 10 (П 4) так, что он.возвращается в исходное состояние при любом возмож 5 ном сигнале на его выходе, Это позволяет вернуть первый компаратор фазного блока 10 (015) в исходное состояние и осуществить ограничение длительности входного сигнала время- задающей цепи фазного блока 10 (016). При внутренних КЗ блок 11 управления шунтирует выход формирователя 12 сигнала производной и исключает выдачу сигнала от формирователя 12 на четвертый вход фазного блока 10. В результате этого длительность входного сигнала, поступающего на времязадающую цепь, не ограничивается, что обеспечивает повышение чувствительности защиты к внутренним КЗ. Использование выхода блока 11управления необходимо для исключенияложных срабатываний защиты при внешних несимметричных КЗ (фиг,4), Вэтих режимах, как показывают расчетына ЭВМ, ввиду насьпцения ТТ неповрежденной фазы (фаз) на входе устройства появляются сигналы А, характерные для внутренних КЗ. Причем следует различать два принципиально отличных случая насыщения ТТ неповрежденной фазы (Фаз), В первом случае возникает глубокое насьпцение ТТ неповрежденной Фазы,характерное для несимметричных КЗ с участием земли,и сильно нагруженных ТТ. Отличительной особенностью такого режима является большая амплитуда тока небаланса в неповрежденной фазе (мо-жет составить половину тока плечаповрежденной фазы), но малая длительность нарастания тока небалансадо максимума (не более 4 мс), Во втором случае возникает неглубокое насьпцение ТТ неповрежденной фазы (Фаз),характерное для двухфазного КЗ и слабо нагруженных ТТ, когда в поврежденных фазах протекает переходный процесс второго рода (фиг.4). При этомнасьпценный ТТ неповрежденной Фазыработает на характеристике намагничивания сразу за ее перегибом. Ток небаланса при этом характеризуетсяоднополярностью, малой амплитудой(до 0,5 Т) и большой длительностьюнарастания тока небаланса до максимума (более 8+ 17 мс),Для исключения ложных срабатываний в этих режимах выходы блоков 11 управления всех трех Фаз реле объединяются, что обеспечивает передачу информации о внешнем КЗ из повреж- денной фазы .(Фаз) в неповрежденные.В нормальном режиме на выходах блоков 11 управления установлен логический уровень "1" (010), поскольку во всех фазах закрыты вторые транзисторные ключи 19 блока 11 управления, а выходы через резисторы К подключены к источнику питания,При внешних КЗ через 5 мс после возникновения тока на выходе блока 22 задержки появляется логический уровень "1" (П 8, В).Этот сигнал удлиняется во времени расширителем 2 б импульсов Й 9, В), поступает на управляющий вход второго транзисторного ключа 19, который открывается и устанавливается на выходе блока 11 управления логический уровень "0" (010), который передается на первый вход элемента И-НЕ 21 данной Фазы и запрещает его работу. Одновременно логический уровень "0" пере/дается также и на все остальные фазы. Поступив в неповрежденную фазу, этот сигнал запрещает работу элемента И-НЕ 21 7, А), исключая ложную работу блока 11 управления, а также поступает на вход формирователя 13 управляющих сигналов, Этот формирователь вырабатывает сигнал Я 11, А), достаточные для исключения срабатывания Фазного блока 10 от входного сигнала, свойственного рассматриваемому режиму, При этом сигнал, поступающий с первого выхода формирователя 13 управляющих сигналов подается на третий вход фазного блока 10, поделенный образовавшимся делителем напряжения, состоящим из резисторов Формирователя 13 управляющих сигналов и фазного блока 10.ЪДелитель выбирается так, что уголблокировки Фаэного блока 1 О увеличивается до 4-4,5 мс, С второго выхода формирователя 13 сигнал, поделенныймежду резисторами формирователя 13.управляющих сигналов и первого компаратора фазного блока 1 О, поступаетна четвертый вход фазного блока 10.Делитель напряжения выбирается так,что порог срабатывания фазного блока10 увеличивается до 0,4-0,5 Тнй 4),что необходимо для селективной рабо 13141601684ты защит генераторов синхронных компенсаторав и высоковольтных двигателей, Деление управляющих сигналов позволяет отстроиться от ложных сигналов на входе устройства при несим 5 метричных внешних КЗ в неповрежденной фазе (фазах), но в то же время сохраняет возможность срабатывания защиты при переходе внешнего КЗ во внутреннее с участием этой фазы (фаз) .При появлении тока небаланса в неповрежденной фазе работает также и формирователь 12 сигнала производной %12), укорачивая ложный сигнал на входе устройства (1715). Таким образом, одновременное ограничение длительности входного сигнала фаэного блока 10 максимумом дифференциального тока, увеличения порога срабатывания и угла блокировки надежночпредотвращает срабатывание устроиства при несимметричных внешних КЗ.Если происходит внезапное внутреннее КЗ, то блок 11 управления поврежденной фазы устанавливает, что КЗ внутреннее, сразу после возникновения тока запрещает выдачу тормозного сигнала и исключает ограничение длительности входного сигнала фазного блока 10Таким образом, при возникновении внутреннего КЗ устройство защиты в поврежденной фазе (фазах) работает следующим образом (фиг.2). Выпрямленный дифференциальный сигнал поступает на пусковой блок 7 и вызывает его срабатывание (018). Одновременно сигнал с выхода блока 3 сравнения поступает в фазный блок 10, запуская40 в нем электронное реле времени Ж 16). Практически одновременно на второй или третий входы блока 11 управления поступает сигнал с блока сравнения 3 ЖЗ) и на первый вход с блока дифференцирования сигнал /Ы/ , достаточные для срабатывания соответствующих компараторов (24 и 14). Получив эти сигналы, блок 11 управления фиксирует, что КЗ внутреннее В 7, 50 1713), запрещая торможения фазного блока 10 Й 2, 011), а также исключая ограничение длительности его входного сигнала (1712). При этом фазный блок 11 срабатывает с минимальной . 5 уставкой по времени и току 0 п 5, и выдает сигнал на вход логического элемента И 8, на втором входе которого уже присутствует сигнал от пусковогоблока 7 - Ш 8. В результате с выходалогического элемента И 8 выдаетсясигнал на отключение защищаемого обьекта (И 9).При внешнем КЗ (фиг.З) до насыщения ТТ дифференциальный ток отсутст"вует. Поэтому блок 11 управления вначале переходного процесса получаетсигнал только с. второго или третьеговходов 173, который запускает первыйкомпаратор 14, выходной импульс которого П 4 запускает третий трансформаторный ключ 20 (Б 5) блок задержки 22(08). Одновременно с этим формируется сумма напряжений плеч блока 3сравнения - П 1, которая подается навход блока 9 управления временемблокировки. В результате этого наего выходе формируется сигнал 172,передаваемый на фазный блок 1 О. Поскольку за время идентификации режима на первый вход сигнал не поступает 176 (в течение 4 мс с момента КЗ),блок 1.1.управления устанавливает,что КЗ является внешним - И, В результате этого он разрешает торможеУние (Б 2), сохраняет ограничение длительности входного сигнала фазногоблока 10 Й 12) и выдает информациюсоседним фазам, что КЗ является внешним (010), В связи с этим до насыщения ТТ и появления токов небалансана фазный блок 10 выдаются все необходимые сигналы, обеспечивающиеего высокую отстроенность от переходных режимов внешних КЗ 1, 012,Б 2),Таким образом, устройство обеспечивает высокую устойчивость функционирования защиты, т.е. позволяет надежно отстроиться от внешних КЗ.Формула изобретенияУстройство для дифференциальнофазной защиты электроустановки, содержащее датчики тока, к вторичным обмоткам которых подключен блок греобразования входных величин, блок сравнения, выполненный в виде двух последовательно соединенных стабилитронов, эашунтированных двумя последовательно включенными резисторами, причем катод первого стабилитрона соединен с катодами, а анод второго стабилитрона - с анодами диодов бло 36160168415кв преобразования входных величин, между общей точкой стабилитронов и общей точкой вторичных обмоток датчиков тока включена первичная обмотка разделительного трансформатора, к вторичной обмотке которого подключен выпрямительный мост, к выходу которого подключены вход блока дифференцирования и,вход пускового блока, выход последнего соединен с первым входом элемента И, катод перво.го стабилитрона и анод второго стабилитрона блока сравнения подключены к первому и второму входам блока управления временем блокировки, выход которого подключен к управляющему входу фазного блока, общие точки стабилитронов и резисторов блока сравнения подключены к первому и второму входам фазного блока, выход которого подключен к второму входу элемента И, выход которого является выходом устройства, источник питания, к выходу блока дифференцирования подключен первый вход блока управления, выполненный в виде первого , компаратора и последовательно соединенных элемента ПАМЯТЬ и управляющего входа транзисторного ключа, при этом второй и третий входы блоха управления соединены с первым и вторым входами блока управления временем блокировки соответственно, о т л и - ч а ю щ е е с я тем, что, с целью повышения надежности функционирования устройства путем улучшения отстройки от переходных режимов, в устройство дополнительно введены разделительный диод, формирователь сигнала производной, формирователь40 управляющих сигналов, а в блок управления дополнительно введены инвертор, амплитудный детектор, второй и третий транзисторные ключи, второй компаратор, элемент задержки, расшири 45 тель импульсов, резистор, элементИ"НЕ, при этом к выходу блока дифференцирования подключен вход формирователя сигнала производной, первыйвыход. которого подключен к четвертому входу блока управления, к которому через диод в обратном направлении подключен также первый выход формирователя управляющего сигнала итретий вход фазного блока, четвертыйвход которого подключен к второмувыходу формирователя сигнала производной и к второму выходу формирователя управляющих сигналов, входпоследнего подключен к выходу блокауправления, который предназначен дляподключения к блоку защиты соседнихфаз, при этом в блоке управления первый вход блока управления являетсявходом второго компаратора, второйвход - первым входом амплитудногодетектора, третий вход - входом инвертора, четвертый вход - входом перного транзисторного ключа, а выходом - вход второго транзисторногоключа, при этом выход инвертора подключен к второму входу амплитудногодетектора, выход которого соединенс входом первого компаратора, выходкоторого подключен через элемент задержки к первому входу расширителяимпульсов и через третий транзистор"ный ключ - к первому входу элементаИ-НЕ, второй вход которого подключенк выходу второго компаратора, третийвход - к входу второго транзисторного ключа, а выход - к входу элементапамять и второму входу расширителяимпульсов, выход которого подключенк управляющему входу второго транзисторного ключа, к входу которогоподключен первый вывод резистора,второй вывод которого соединен сплюсовым выводом источника питания.