Устройство для обработки изображений

(5 ПИСАНИЕ ИЗОБРЕТЕНИЯ ИДЕТЕЛЬСТВ АВТОРСКОМ У 14ский и Грицык,ничка 8)1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИЗОБРАЖЕНИЙ(57) Изобретение относится к областитехнической кибернетики и может бытьиспользовано в системах цифровой обработки изображений, Цель изобретения - повышение точности. Это достигается введением блоков усреднения 34, двух квадратов 5, 6, вычитателя 7и селектора 8 минимума сигнала, чтопозволяет осуществлять адаптивноеусреднение изображения по минимальноилокальной дисперсии, 3 з.п, ф-лы,5 ил,Изобретение относится к технической кибернетике и может быть использовано в системах цифровой обработкиизображений, в частности, для предварительной обработки изображений сцелью уменьшения уровня шума.Цель изобретения - повышение точности устройства.На фиг,1 показана блок-схема устройства; на фиг,2 - три локальныеобласти усреднения, возможное числокоторых равно девяти, в пределахапертуры размерами 5 х 5; на фиг.3структурная схема блока определениясреднего значения сигнала; на фиг,4 -блок-схема селектора минимума сигнала; на фиг,5 - блок-схема вычислителяУстройство содержит телевизионный 20датчик 1, аналого-цифровой преобразователь (АЦП) 2, первый 3 и второй 4блоки определения средней величинысигнала, первый 5 и второй 6 квадраторы, вычитатель 7 селектор 8 минимума сигнала, блок 9 буферной памяти,первый коммутатор 10 и генератор 11синхроимпульсов (ГСИ).Блок определения средней величинысигнала образуют первый 12 и второй 3013 элементы задержки на отсчет, первый сумматор 14, третий 15 и четвертый 16 элементы задержки на строку,второй сумматор 17 и элемент 18 постоянной памяти,Селектор 8 минимума сигнала включает пятый 19 и щестой 20 элементы.задержки на отсчет первый 21 и второй 22 вычислители с седьмого по де сятый элементы 23-26 на строку, второй коммутатор 27 и преобразователь 28 кода.Вычислитель содержит первый 29 и второй 30 компараторы, одиннадцатый 45 элемент 3 1 задержки, третий коммутатор 32 и второй элемент 33 постоянной памяти,Предлагаемое устройство реализует алгоритм адаптивного пространственно 50 го усреднения входного видеосигнала по одной из девяти возможных облас- тей, примеры которых иллюстрируются на фиг,2. Все девять областей усреднения имеют одинаковую форму и размеры (ЗхЗ элемента йзображения), но55 смещены от центральной точки окна размерами 5 х 5 в разных направлениях.На Фиг,2 показаны область усреднения нулевого направления - центральная (а), область второго направления Я) и область третьего направления . Для каждой точки изображения вычисляются локальные средние значения и локальные дисперсии для девяти областей в пределах окна 5 х 5. Тогда результату усреднения присваивается среднее значение по той области, для которой дисперсия минимальна,Устройство работает следующим образом. Входное иэображение в процессеего построчного сканирования телевизионным датчиком поступает на информационный вход АЦП 2 С информационного выхода АЦП отсчеты изображенияпоступают на вход первого блока определения средней величины сигнала ичерез первый квадратор 5 на входвторого блока определения средней величины сигнала, Блок 3 вычисляет локальное среднее значение изображенияпо области размерами ЗхЗ, те. по девяти элементам изображения, Блок 4осуществляет вычисление локальногосреднего значения квадратов девятиэлементов изображения. Тогда в каждом такте работы устройства, которыйопределяется частотой ГСИ, на выходевйчитателя 7 формируется код локальной дисперсии изображения р(д,1),вычисленной по следующей формуле дляточки (1 1);1У (,д)= -(-т,д-п)9 ело проц(-т,-п) ,тзмО ь От,е. дисперсия й (,1) является разностью среднего значения квадратов иквадрата среднего значения, Квадраторы 5 и 6 выполняют операции возведения в квадрат отсчетов изображения имогут быть реализованы в виде ПЗУ,выполняющих табличное возведение вквадрат, Средние значеник вычисляютсяв блоках 3 и 4 путем суммированиясначала трех элементов строки изображения в первом сумматоре 14, а затемсуммирования во втором сумматоре 17трех элементов столбца иэображенияна выходе первого сумматора 14. Операция деления полученной суммы надевять выполняется табличным способомс помощью элемента 18 постоянной памяти, схемотехнически реализуемогов виде ПЗУ, на адресный вход которого поступает код суммы девяти элементов иэображбния, а на информационном выходе ПЗУ появляется соответствующий код результата деления, Вычисленные дисперсии для каждого элемента изображения 8(д,1) последовательно построчно поступают на вход селектора минимума сигнала. В селекторе минимуО ма сигнала определяется код номера минимальной дисперсии из девяти дисперсий для соседних областей размерами Зх 3 фрагмента изображения размерами 5 х 5, Для вычисления минимальной дисперсии используется разделенная обработка изображения, т.е, сначала вычисляется код номера минимальной дисперсии по строкам, а затем код номера минимальной дисперсии вычисляет-, 20 ся по столбцамизображения. Код номера минимальной дисперсии вычисляется сначала для трех последовательных дисперсий строки изображения посредством первого вычислителя 21, Вычис литель минимума, показанный на фиг.5, имеет два информационных выхода. В каждом такте работы устройства на первом выходе, который является выходом коммутатора 32, присутствует код собственно минимального числа из трех поступающих чисел на вход вычислителя минимума В каждом такте работы уст. ройства на втором выходе, который является выходом элемента 33, присутствует код номера минимального числа иэ трех чисел,. поступающих на вход вычислителя минимума, Код номера минимального числа определяется посредством двух компараторов 29 и 30, элемента 31 задержки и элемента 33, Результаты попарного сравнения этихтрех чисел с выходов компараторов 29и 30 и элемента 31 задержки параллельно поступают на соответствующие разряды адресного входа элемента 33. С первого выхода первого вычислителя 21 коды трех минимальных дисперсий через элементы 23 и 24 задержки на строку поступают параллельно на информационные входы второго вычислителя 22. Одновременно с второго выхода первого вычислителя 21 минимума коды номеров трех минимальных дисперсий через элементы 25 и 26 задержки на строку параллельно поступают на информационные входы второго коммутатора 27, С помощью второго вычислителя 22 определяется код номера минимального числа из трех последовательных чисел столбца матрицы минимальных дисперсий на выходе первого вычислителя 21. Таким образом, на выходе второго коммутатора 27 имеем код номера минимальной дисперсии или девяти соседних областей по горизонтали, а на втором выходе второго вычислителя 22 - код номера минимальной дисперсии по вертикали, Код номера дисперсии как по горизонтали, так и по вертика-. ли содержит два разряда для определения номера одного из трех чисел . В преобразователе 28 кода эти два двух- разрядные коды объединяются в один четырехразрядный код для указания номера минимальной из девяти дисперсий для возможных областей усреднения, Преобразователь 28 кода схемотехнически может быть реализован в виде ПЗУ, на адресный вход которого поступают два кода номера минимальной дисперсии, т,е, преобразование кодов выполняется табличноС выхода селектора 8 минимума сигнала код номера минимальной дисперсии поступает на управляющий вход первого коммутатора 10.С выхода первого блока определения средней величины сигнала локальные средние значения по девяти соседним элементам изображения последовательно построчно поступают на вход блока буферной памяти, Блок буферной памяти предназначен для временного хранения девяти локальных средних знаЧений изображения для соответствующих девяти возможных областей усреднения.Блок 9 состоит из 21+3 последовательно соединенных элементов задержки на отсчет, где 6 - количество элементов изображения в одной строке, для временного запоминания двух соседних строк изображения и трех элементов третьей строки, Выходы девяти соседних элементов задержки на отсчет, соответствующие девяти соседним средним значениям, являются выходами блока 9. Эти девять средних значений параллельно поступают на информационные входы первого коммутатора 10, Одновременно на управляющий вход первого коммутатора 10 поступает код номера минимальной дисперсии из девяти дисперсий, соответствующих этим девяти средним значениям. Таким образом, на выходе первого коммутатора 10, т,е, на выходе устройства, появ 1388915ляется код результата. адаптивного,усреднения для .текущей точки входногоизображения,5Формула.иэ обр ет ения 1. Устройство для обработки иэоб" ражений; содержащее телевизионный датчик, выход которого соединен с входом аналого-цифрового преобразователя, первый коммутатор, выход которого является выхоцом устройства, и генератор синхроимпульсов, о т л и - ч а ю щ е е с я тем, что, с. целью , повышения точности устройства, оно содержит первый и второй блоки определения средней величины сигналов, два квадратора, вычислитель, блок буферной памяти и селектор минимума 2 О сигнала, выход которого соединен с управляющим входом первого коммутатора, информационные входы которого соединены с соответствующими выходами блока буферной памяти, вход данных 25 селектора минимума сигнала соединен с выходом вычитателя первый и второй входы которого соединены с выходами первого блока определения среднего значения сигналов и первого квадрато" ЗО ра, выход второго блока определения. среднего значения сигналов соединен с входами данных первого квадратора и блока буферной памяти, выход данных аналого-цифрового преобразователя соединен с входами данных второго блока определения среднего значения сигналов и второго квадратора, выход которого соединен с входом данных первого блока определения среднего 4 О значения сигналов, стробирующий выход аналого-цифрового преобразователя соединен с входомзапуска генератора синхроимпульсов, выход которого соединен с входами синхронизации первого45 и второго квадраторов, первого и второго блоков определения среднего значения сигналов, селектора минимума сигнала и блока буферной памяти.2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок определения средней величины сигналов содержит четыре элемента задержки, два сумматора и элемент постоянной памяти,. выход которого является выхо-, дом блока, первый вход первого сумма тора и вход первого элемента задержки являются входом данных блока, выход первого элемента задержки соединен с вторым входом первого сумматора и с входом второго элемента задержки, выход которого соединен с третьим входом первого сумматора, выход которого соединен с входом третьего элемента задержки и с первым входом второго сумматора, выход третьего элемента задержки соединен с вторым входом второго сумматора и с входом четвертого элемента задержки, выход которого соединен с третьим входом второго сумматора, выход которого соединен с адресным входом первого элемента постоянной памяти, управляющий вход которого является входом синхронизации блока,3. Устройство по п.1, о т л и -. ч а ю щ е е с я тем, что селектор минимума сигнала содержит шестьэлементов задержки, два вычислителя, второй коммутатор и преобразователь кода, выход которого является выходом блока, информационный вход преобразо-. вателя кода соединен с выходом второго коммутатора, управляющий вход которого и управляющий вход преобразователя кода соединены с вторым входом второго вычислителя, первый выход первого вычислителя соединен с первым входом второго вычислителя и с входом пятого элемента задержки, выход кото рого соединен с вторым входом второго вычислителя и с входом шестого элемента задержки, выход которого соединен с третьим входом второго вычислителя, второй выход первого вычислителя соединен с первым информационным входом второго коммутатора и с входом седьмого элемента задержки, выход которого соединен с вторым информационным входом второго коммутатора и с входом восьмого элемента задержки, выход которого соединен с третьим информационным входом второго коммутатора, первый вход первого вычислителя и. вход девятого элемента задержки являются входом данных селектора, выход девятого элемента задержки соединен с вторым входом первого вычислителя и с входом десятого элемента задержки, выход которого соединен с третьим входом первого вычислителя, синхронизирующие входы первого и второго вычислителей являются входом синхронизации селектора.4. Устройство по п.1, о т л ич а ю щ е е с я тем, что каждый вы 1388915чиспитель содержит два компаратора,одиннадцатый элемент задержки, второй элемент постоянной памяти и третий коммутатор, выход которого является первым выходом вычислителя, выход второго элемента постоянной памяти соединен с управляющим входомтретьего коммутатора и является вторым выходом вычислителя, первый информационный вход третьего коммутатора и первые входы первого и второгокомпараторов являются первым входомвычислителя, второй информационныйвход третьего коммутатора и второй вход первого компаратора являютсявторым входом вычислителя, третийинформационный вход третьего коммутатора и второй вход второго компаратора являются третьим входом вычислителя, выход первого компаратора соединенс первым адресным входом второго элемента постоянной памяти и с входом одиннадцатого элемента эадержки, выход которого соединен с управляющим входомвторого элемента постоянной памяти,выход второго компаратора соединен свторым адресным входом второго элемента постоянной памяти./52Тираж 704ВНИИПИ Государственного копо делам изобретений и о 13035, Иосква, Ж, Раушска ПодпнсноССР т рытийнаб. Проивво твенно-.полиграфическое предприятие, г, Ужгород, ул. Проектная, 4