Цифровой фильтр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 821 19) 111) ни СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБРЕ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к вычислительной технике. Его использование в устройствах цифровой обработки случайных процессов (фильтрация и спектральный ана 1) 4 Н 03 Н 17/06, Н ОЗ лиз) позволяет повысить быстродеиствие цифрового фильтра. Цифровой фильтр содержит счетчик 3, блок 5 мультиплексирования блок 6 оперативной памяти, элемент ИЛИ - НЕ 7, генератор 1 О импульсов, счетчики 11, 12, блок 13 постоянной памяти, источник 14 логического нуля, формирователь 15 импульсов, накапливающие сумматоры 16, 17 и цифроаналоговый преобразователь 18. Введение модулятора 1 дифференциальной импульсно-кодовой модуляции, перемножителя 2, сумматора 4, элемента ИЛИ - НЕ 8 и элемента. ЗАПРЕТ 9 обеспечивает вычисление свертки в формате многоуровневой дельта-модуляции или дифференциальной импульсно-кодовой модуляции, разрядность которой меньше разрядности обычной импульсно-кодовой модуляции, а также перевод блоков 6 и 13 памяти в невыбранный режим для нулевых значений шагов квантования. 3 ил,Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки случайных процессов, например, при фильтрации и спектральном анализе.Цель изобретения - повышение быстродействия цифрового фильтра.На фиг. 1 представлена функциональная схема цифрового фильтра; на фиг. 2 - схема блока оперативной памяти; на фиг. 3 - временные диаграммы сигналов.Цифровой фильтр (фиг. 1) содержит модулятор 1 дифференциальной импульсно-кодовой модуляции, перемножитель 2, первый 3 и второй 4 сумматоры, блок 5 мультиплек. сирования, блок 6 оперативной памяти, первый 7 и второй 8 элементы ИЛИ - НЕ, элемент ЗАПРЕТ 9, генератор 10 импульсов, первый 11 и второй 12 счетчики, блок 13 постоянной памяти, источник 14 логического нуля, формирователь 15 импульсов, первый 16 и второй 17 накапливающие сумматоры и цифроаналоговый преобразователь 18. Обозначены также вход 19, аналоговый 20 и цифровые 21 выходы.Блок 6 оперативной памяти выполнен (фиг. 2) на буферном регистре 22 и управляемом блоке 23 памяти.Накапливающий сумматор 16 или 17 может быть выполнен на двух буферных регистрах, выходы которых подключены к первым и вторым входам сумматора, выходы последнего подключены к информационным входам первого регистра и являются выходами накапливающего сумматора, информационные входы второго регистра и объединенные тактовые входы обоих регистров являются соответствующими входами по информационным входам синхронизации накапливающего сумматора.Формирователь 15 импульсов может представлять собой триггер, С-вход которого через элемент НЕ подключен к первому входу формирователя, а Р-вход и выход являются соответственно вторым входом и выходом формирователя.В основе работы цифрового фильтра лежит требование входного сигнала и представление коэффициентов импульсной характеристики фильтра в формате многоуровневой дельта или дифференциальной импульсно-кодовой модуляции с разрядностью более низкой, чем при импульсно-кодовой модуляции.Отсчет выходного сигнала цифрового фильтра в привычном формате импульсно- кодовой модуляции представляет в видеауг= Х Л 8, .8., (1)Ка т Сгде ог)0Б, Г, 5=0, М - 1 - шаги квантования вход.иного сигнала и импульсной характеристики соответственно; М - длина импульсной характеристики;Последовательности Я, ) и8, ) представляют собой последовательности шагов квантования соответствующих величин и представлены в формате многоуровневой дельта или дифференциальной импульсно- кодовой модуляции.Вычисление последовательности у,1 поформуле (1) разделяются на три последовательных этапа:иа) р)г 7 (С 7 у) н= Х7(С у),1 Са15 фу= Х 7 у;. (2) Этапы эти представляются в виде последовательного включения трех накапливающих сумматоров, причем первый из них осуществляет дозированное суммирование М 20 слагаемых по формуле (2) в каждый период дискретизации входного сигнала.Квантующая амплитудная характеристика модулятора соответствует одному из двух типов характеристики: с центральным подавлением и центральным клиппированием слабых сигналов. В первом случае рля некоторых 1) возможно равенство 8; - О, а.2во втором Ь;0 для любых 1)0. Поэтому, воспользовавшись в рассматриваемом устройстве первым случаем, формулу (2) можно записать в виде(3)где гп=ао, т 1,пьд 1 - номера шагов квантования импульсной характеристики, не равных нулю;Х(М - количество ненулевых шагов.Кроме того, при накоплении по формуле(3) значений 7 ( 7 у) к последние не изменяются в двух последовательных периодахдискретизации входного сигнала, если длявторого периода Уф = О. Сигналом, прикотором модулятор большую часть времени45 находится в режиме молчания, т.е. генерирует последовательность Яц (О), можетявляться речевой сигнал.Цифровой фильтр работает следующимобразом.Перед началом работы необходимо провести обнуление сумматоров 16 и 17 иблока 6 оперативной памяти (цепи сбросане показаны). Такое обнуление необходимопроводить при случайных сбоях, например,питания, чтобы предотвратить накоплениеошибок в выходном сигнале фильтра.55 В блоке 13 находятся записанные ранее только ненулевые значения шаг"в квантования импульсной характеристики вместе со своими номерами. С этой целью каж 138717440 45 50 55 дое слово блока 13 разбито на две части. В части, соответствующей первым выходам блока 13, содержится значение шага Я;, а вси) части, соответствующей вторым выходам блока 13, его номер еаза/а=0, М - ). Таким образом, всего используется М ячеек блока 13 памяти.Тактовые импульсы (фиг. За) частотой МТ(Т - период дискретизации) с выхода генератора 10 импульсов поступают на счетный вход счетчика 11 и первый управляю)ций вход блока 6 памяти, куда записываются произведения. По нулевому значению выходного кода счетчика 11 на выходе элемента ИЛИ - НЕ 7 формируется импульс (фиг. Зб), по переднему фронту которого (в момент времени (с) производится считывание выходного сигнала 5 модулятора 1(фиг. Зв), на информационный вход которого с входа 19 подается входной аналоговый сигнал, Выбор блоков 6 и 13 памяти производится при помощи сигнала на выходе элемента ЗАПРЕТ 9 при низком уровне которого блоки 6 и 13 находятся в выбранном, а при высоком уровне - в невыбранном состояниях. Управление режимом работы блока 6 памяти (чтение / запись) производится при помощи сигнала с генератора 10 (фиг. Зв), при высоком уровне которого производится чтение из блока 6, а при низком - запись в блок 6,Допустим, что в данном периоде дискретизации Т выходной сигнал модулятора 1 ,.гх)О. Это приводит к тому, что выходной сигнал элемента ИЛИ - НЕ 8 (фиг. Зг), а значит и сигнал с элемента 9 (фиг. Зд) равны нулю, т.е. блоки 6 и 13 находятся на протяжении указанного периода дискретизации Т в выбранном состоянии На интервале О, Т значение сигнала 5пссту 1 х) пает на входы перемножителя 2, на другие входы которого последовательно подаются в циклическом порядке с первых выходов блока 13 памяти все 1 Ч ненулевых значений шагов квантования Ь; 1, каждый на протяжении времени Т 1 М . Результат перемножения Я), 5; подается на первые входыгх), в)сумматора 4, на вторые входы которого подается сигнал с выхода блока 6 памяти в режиме чтения.Сумматор 4 суммирует на протяжении интервалов времени с, 1) 1, 1 з и так далее выходные значения перемножителя 2 со значениям)г запомненных в блоке 6 сумм произведений шагов квантования на коэффициенты (неполных, т.е. содержащих менее Х слагаемых сверток (3). В последуюшие интервалы времени з, 4 и так далее, начиная с заднего фронта сигнала генератора 10 и при равенстве этого сигнала нулю (фиг. За), производится запись накопленной величины сигнала (соответствующей неполной свертке), в ту же ячейку блока 6 памяти через блок 5 мультиплексора. 1 О 15 20 25 30 35 Такое накопление сигнала в виде неполной свертки проводится на протяжении всех интервалов времени ТМ , кроме р), 1, когда появляется импульс с выхода элемента ИЛИ в(фиг. Зб). В интервале времени Щ сигнал с выходов блока 6 памяти, соответствующий неполной свертке и содержащий М - 1 слагаемое, суммируется в сумматоре 4 с очередным значением выходного сигнала перемножителя 2. В результате этого суммирования он становится равным полной свертке (3). Импульс с элемента 7 на времяЕ оз переводитрблока 5 мультиплексирования в другое положение, в результате чего в момент времени ), т,е. по переднему фронту импульса формирователя (фиг. Зе), выходной сигнал сумматора 4 записывается в накапливающий сумматор 16, а в соответствующую ячейку блока 6 памяти в интервале времени ( записывается 0.Накапливающий сумматор 16 формирует за период Цз (время сушествования импульса формйрователя 15) значение сигнала 7 у, который по заднему фронту импульса формирователя 15 (момент времени з записывается в сумматор 17, где суммируется с предыдушим отсчетом выходногс сигнала фильтра у ), в результате чего на цифровых выходах 21 фильтра формируется выходной сигнал ув формате импульсно- кодовой модуляции. При помощи цифроаналогового преобразователя 18 сигнал у ) преобразуется в аналоговую форму у (г) и подается на аналоговый выход 20 фильтра. В последующие периоды дискретизации при 850. работа фильтра происходит аналогично. Номера ячеек блока 6 памяти задаются рециркулирующими относительно номеров ячеек блока 13 памяти. Они вычисляются сумматором 3, суммируюшим по модулю М код с вторых выходов блока 13, соответствуюгций последовательности номеров ненулевых шагов квантования гп=гпс,гп со значением кода на выходах счетчика 12, имеющего коэффициент пересчета М. Допустим, что в к-м периоде дискретизации значение выходного кода счетчика 12 К=О тогда последовательность номеров ячеек блока 6 памяти имеет вид (и = (гп+К) гпос)М= гпогпк - 3 (фиг. Зж, при гпо= 0; гп)= М - 1; 57 е= 0).В этом .периоде дискретизации значение неполной свертки, содержащей М - 1 слагаемое, находится в ячейке п=гп+К= =гпо блока 6 и подается в интервале времени о, ) на сумматор 4, в результате чего на его выходах формируется полная свертка (3), а в указанную ячейку записывается нулевое значение кода. В следующем периоде дискретизации последовательность (и смешается на единицуп=Цгп+к) гпогМ= гп)гп - ь п)в)а, сверт 13871745 10 15 20 25 30 35 40 45 Формула изобретения 50 55 ка, содержащая М - 1 слагаемое, находится в ячейке п=гпю+ к=, гп 1.После суммирования в сумматоре 4 ячейка п блока 6 памяти обнуляется, а в остальные ячейки записываются те же суммы содержащие дополнительно значение Ь 1 5;,1= гпю,".,в, ь причем в ячейку обнуленную в предыдущем периоде дискретизации, записывается значение 5+, Ямх пДопустим, что в некотором (к+1)-м пех)риоде дискретизации 5.г. =О. Тогда на этом интервале времени О, Т элемент ИЛИ - НЕ 8 формирует сигнал, равный единице. Однако последний не проходит через элемент ЗАПРЕТ 9, так как на запрещающем входе последнего в интервале времени 1 12 присутствует единичный сигнал, Это означает, что на интервале гю, 12 блоки 6 и 13 памяти находятся в выбранном состоянии.Результат перемножения шага квантования входного сигнала на последовательность коэффициентов при нулевом сигнале с элемента 9 равен 8. 5,- = (О на всем интервале дискретизации. Неполная свертка, содержащая М - 1 слагаемое, в интервале времени 11 ю, 11 выводится из блока 6 памяти, суммируется в сумматоре 4 с нулевым результатом перемножения и в момент времени 11 (по переднему фронту импульса формирователя 15) записывается в накапливающий сумматор 16. В результате этого сумматоры 16 и 17 формируют выходной сигнал фильтра уз+1 так же, как и в предыдущем случае при Я- О. В интервале времени 1 ь 12 на место указанной неполной свертки в блоке 6 памяти записывается нулевое значение кода, чем подготавливается очередной цикл накопления 1 М слагаемых по формуле (3).После окончания импульса с блока 5 на выходе элемента 9 появляется единичный сигнал, который переводит блоки 6 и 13 памяти в невыбранное состояние. Последнее правомерно, так как суммирование нулевого значения произведения величин шага квантования входного сигнала на коэффициенты с запомненными в блоке 6 памяти значениями неполных сверток не изменяют значений последних.В последующем интервале дискретизации работа фильтра происходит аналогично.Блок 6 памяти (фиг. 2) работает следующим образом.При подаче сигнала низкого уровня на второй управляющий вход блок 23 находится в выбранном состоянии, а при подаче сигнала высокого уровня переходит в не- выбранное состояние с уменьшенной потребляемой мощностью. В выбранном состоянии управление оежимом записи и чтения из блока 6 осуществляется импульсами генератора 10 импульсов. По заднему фронту этих импульсов значение входного сигнала блока 6 записывается в буферный регистр 22, а далее при нулевом тактовом сигнале переписывается из регистра 23 в заданную блоком 3 ячейку 23. Включение регистра 22 позволяет избежать неопределенного значения входного сигнала блока 6, При единичном уровне тактового сигнала из заданной блоком 23 ячейки блока 23 значение, записанное в ней ранее, подается на выходы блока 6.Функция управляющего входа в блоке 13 аналогична функции второго управляющего входа блока 6.Формирователь 15 импульсов предназначен для разделения во времени вычисления полной свертки, промежуточного суммирования и получения выходного отсчета фильтра.Таким образом, в рассмотренном цифровом фильтре затраты времени на вычисление одного значения полной свертки (3) равны 1= М гпах (1 о, 1-.озу) + 1 у+ 1 зо.озу, где Х - количество ненулевых членов;1 от.озу+1 зи.озу время обращения блока 6 памяти 1 г, Ь - время выполнения арифметических операций в сумматоре 4 и перемножителе 2 соответственно,За счет уменьшения разрядности шагов квантования входного сигнала и коэффициентов импульсной характеристики значения 1 у ои 1 о меньше, чем в известном фильтре, а значит при одинаковом значении 1 М расматриваемый фильтр обладает большим быстродействием.Быстродействие также увеличивается за счет того, что в К-м интервале дискретизации полная свертка (3) выводится на сумматор 16 в (К - 1) Я+1-м такте, что позволяет по сравнению с известным получить выигрыш в быстродействии, равныйК(М - 1 - (К - 1) М+1 = М - 2 тактам.Кроме того, устранение операции умножения нулевых значений шагов квантования входного сигнала на коэффициенты, с отключением на соответствующее время блоков памяти, позволяет повысить экономичность фильтра. Цифровой фильтр, содержащий генератор импульсов, выход которого подключен к первому управляющему входу блока оперативной памяти, первому входу формирователя импульсов и входу первого счетчика, выходы разрядов которого подключены к адресным входам блока постоянной памяти и входам первого элемента ИЛИ - НЕ, выход которого соединен с вторым входом формирователя импульсов и управляющим входом блока мультиплексирования, первые информационные входы которого объедине 387174ны с информационными входами первого накапливающего сумматора, выходы которого соединены с информационными входами второго накапливающего сумматора, выходы которого соединены с входами цифроаналогового преобразователя, выход которого является аналоговым выходом цифрового фильтра, выход переполнения первого счетчика соединен с входом второго счетчика, выходы которого подключены к первым входам первого сумматора, вторые информационные входы блока мультиплексирования подключены к шине логического нуля, выходы блока мультиплексирования и первого сумматора соединены соответственно с информацонными и адресными входами блока оперативной памяти, выход формирователя импульсов подключен к входам синхронизации первого и второго накапливающих сумматоров, отличающийся тем, что, с целью повышения быстродействия цифрового фильтра, в него введены перемножитель, 20 второй сумматор, второй элемент ИЛИ - НЕ, элемент ЗАПРЕТ и модулятор дифференциальной импульсно-кодовой модуляции, информационный вход которого является входом цифрового фильтра, тактовый вход модулятора дифференциальной импульсно-кодовой модуляции объединен с запрещающим входом элемента ЗАПРЕТ и подключен к выходу первого элемента ИЛИ - НЕ, выходы модулятора дифференциальной импульсно-кодовой модуляции подключены к первым входам перемножителя и входам второго элемента ИЛИ - НЕ, выход которого соединен с разрешающим входом элемента ЗАПРЕТ, выход которого подключен к второму управляющему входу блока оперативной памяти и управляющему входу блока постоянной памяти, первые и вторые выходы которого соединены с вторыми входами соответственно перемножителя и первого сумматора, выходы перемножителя и блока оперативной памяти соединены соответственно с первыми и вторыми входами второго сумматора, выходы которого подключены к информационным входам первого накапливающего сумматора, выходы второго накапливающего сумматора являются цифровыми выходами цифрового фильтра.Редактор М. БланЗаказ 1231/57ВНИИПИ Государ1130Производственно Составител Р Техред И. В Тираж 928 ственного комитета СССР 35, Москва, Ж - 35, Ра полиграфическое предприпо делам изобр ушская наб., д ятие, г. Ужгород О. Ревинскийрес КоПо рректор А. Тяскодписноеетений и открытий4/5