Способ интегрирующего аналого-цифрового преобразования и устройство для его осуществления

,13 зователя, ра двухтактного тить процесс тающег методуния и упросВ первомтегрируетсяором такте тег оррекции. остью Ти 11. Во в кий такте длител входной сиги алонныи сигнал обполярности. Резульания 0 является интегрирования Ц в течение части иннтегрируетс атнои входному атом преобразо нтервал времен третьем такте ССР1974 тервала, равноиинтегрирования(54) СПОСОБ ИНТЕГ ЦИФРОВОГО ПРЕОБРА ВО ДЛЯ ЕГО ОСУЩЕС (57) Изобретение точность аналогонулевой сигнал, Т- части - эталоннытом такте интегр одной полярности ИРУВМЦЕ ГО ОВАНИЯ И ВЛЕНИЯ озволяет ифрового НАЛОГ УСТРО)СИ ф-лы, 3 ео СУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗОБРЕТЕНИЯА ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Патент США У 3872466,кл. Н 03 К 13/20, 1979,Авторское свидетельствоУ 1005305, кл. Н 03 М 1/52 зности интервалови 0 , интегрируютв течение другойсигнал, В четверуют опорный сигнало входным. 3 з.п.1 эобретение относится к электроизмерительной технике и может бытьиспользовано в аналого-цифровыхпреобразователях (ЛИ 1), работающихпо методу двухтактного интегрирования, Цель изобретения - повьипение точности и упрощение.На фиг.1 представленные временные диаграммы, поясняющие предлагаемый способ; на Фиг.2 - устройство реализующее предлагаемый способ; на Фиг.Э- вариант выполнения блока управления,Способ основан на интегрировании сигналов в четырех последовательныхи равных по длительности тактах, в первом иэ которых интегрируют входной сигнал, во втором - эталонный сигнал, обратный входному сигналу полярности до момента равенства его нулю, в первой части третьего такта, равной разности ингервалов интегрирования входного и эталонного сигналов, интегрируют нулевой сигнал, а 25 во второй части - эталонный сигнал, в четвертом такте интегрируют опорный сигнал, полярность которогосовпадает с полярностью входного сигнала, до момента равенства нулю и в 30 течение времени интегрирования опорного сигнала Формируют выходной код.Устройство (Фиг,2) содержит интегратор 1, ключи 2-6, компаратор 7, генератор 8 импульсов, счетчик 9 времени такта, триггер 10 такта,триггер 11 управления, элементыИ 12-15, Формирователь 16 импульсов (по Фронту), формирователь 17 импульсов (по срезу), элементы ИЛИ 18 и 19, 40 элемент 20 задержки, блок 1 управления.Первый вариант блока 21 управления (фиг,2) выполнен на элементе И 22, двух триггерах 23 и 4524, элемента ИЛИ-НЕ 25 и 26, счетчике 27 и содержит входы 28-34 и выходы 35-40,Второй вариант блока управления(фиг.Э) выполнен на элементе И 41,50двух триггерах 42 и 43, элементахЦИ-НЕ 44 и 45, реверсивном счетчике46, блоке 41 выделения нулевого кода,Устройство с первым вариантом выполнения блока управления (Фиг2)55работает следующим образом,Перный такт Тинтегрирования 0соответствует нулевому состояниютпиггер 10 тактов и триггера 23. Сигналами "1" с инверсных выходов триггера 1 О и триггера 23 (выход 35 блока 21 управления ) через элемент И 12 открыт первый ключ 2, к входу интегратора 1 подключен входной сигнал Б, ключи 3-6 при этом разомкнуты, Второй такт соответствует единичному состоянию триггера 10 и нулевому состоянию триггера 23. ри этом триггер 11 переключается в состояние "1", сигналами "1" с прямого выхода триггера 11 и выхода 35 блока 21 управления через элементы И 15 и И 1 И 19, открыт ключ 3. Интегрирование эталонного сигнала Бэт продолжается до тех пор, пока напряжение интегратора 1 не достигнет исходного уровня, Компаратор 7 переключается и через формирователь 16 и элемент ИЛИ 18 обнуляет триггер 11В течение времени Т интегрирования Б11 11 во втором такте сигналов 1 элеме нт а ИЛИ- Н Е 2 6 ( выход 3 9 блока управл е ния 2 1 ) открыт элемент И 1 4 , ими ул ь сы г е нер а то ра 8 ч е р е з элемент 2 0 задержки п о с ту и ают и а счетный вход счетчика 2 7 ( вход 3 4 блока 2 1 управления) , В счетчике 2 7 Фик сир уется к од, пропорциональный времени ТВ ост авшуюся часть второго такта длительностью Т о - Тзамкнуты ключи 5 и 6 , элемент И 1 4 закрыт , Третий такт соответствует нулевому состоянию триггера 1 0 , единичному состоянию триггера3 , Триггер 1 1 остается в нулевом состоянии, ключи 2 , 3 , 4 и 6 разомкнуты , ключ 5 замкнут, интегрируется нулевой с и ги ал ( н апряже ни е смеще н и я е опе р адио нн о го усилителя интегратора 1 ) . Через элемент И 1 4 и а вход счетчика 2 7 поступают импул ьсы генератора 8 , И нте грир о в а ние е продолжается до з а- полнения счетчика 2 7 , импул ь с переполнения которого устанавливает т ри гг ер 2 4 в единичное состояние , По скольку интервал Т Формируется с помощью счетчика 9, у пр а вл я емо го генерато р ом 8 , а счетчик 2 7 также подсчитыв а е т импульсы г е н е р а т о р а 8 и в нем был записан к од , пропорциональный времени Т, т о если обеспечить равенс т в о к о э Ффици е н т о в и е р е с ч е г а с ч е тчик о в 1 0 и 2 7 , время д о з а пол не и ия счетчика 2 7 в третьем т а к т е равно Т ,-Т. Б течение второго и од и и т е р в ала трет ь е го такта длительностью Тс н ов а и и т ериру ет с я 0 .и и ломч с.выхода триггера 24 через 1 лемецт 1 ПИ 19 открыт ключ 3, а через элемент ИНИ-НЕ 26 закрыт элемент И 14, счетчик 27 сохраняет после перепол 5 неция нулевое состояние, Четвертый такт соответствует единичцому состоянию триггеров 10, 11, 3. Через элемент И 13 открывается ключ интегрируется опорный сигнал П 10 В течение времени интегрирования Бв счетчике 27 формируется скорректированный результат преобразования путем подсчета импульсов генератора 8, поступающих через открытый элемент И 14, В момент равенства нулю результата интегрирования компаратор 7 переключается и через элементы 17 и 18 обнуляет триггер 11, Ключ 4 закрывается, а ключи 5 и 6 открываются, Код счетчика 27 может быть считан с счетчика 27 в момент появления импульса формирователя 17. Устройство готово к следующему четырехтактному циклу преобразования, 25Поскольку полное время заполнения счетчика 27 должно быть равно длительности такта Т устройСтво с первым вариантом блока управления используется преимущественно для 30 интегрирующего аналого-цифрового преобразования с фиксированным временем интегрирования входного сиг 40 налаИнтегрирующее аналого-цифровоепреобразование с программируемым35временем То необходимо, например,для сохранения высокой помехозащищенности преобразования в условияхизменяющейся частоты помехи, Кратность интервала То периоду помехипри этом обеспечивается изменениемкоэффициента пересчета счетчикавремени такта. В этом случае предпочтительнее использовать несколько 45усложненный вариант блока 21 управ-,ления с реверсивным счетчиком 46 идополнительным блоком 47 выделениянулевого кода (фиг,3, посколькупри таком выполнении блока управленияне требуется согласования коэффициентов пересчета счетчика времени такта и реверсивного счетчика 46,Работа устройства со вторым вариантом блока управления в первых двух55тактах принципиально не отличаетсяот изложенной. Различие заключаетсяв том, что счетчик во втором тактев течение времени Тинтегрирования Н работает в режиме вычитания, аЗтв третьем такте изменен порядок интегрирования е и 13 , В начале третьего такта при переключении триггера 42 триггер 43 устанавливается вц 1 единичное состояние, сигналом 1 с выхода 40 блока 21 управления через элемент ИЛИ 19 замыкается ключ 3Через элемент И 14 на вход реверсивного счетчика 46 поступают импульсы генератора 8, а реверсивный счетчик 46 работает в режиме суммированияПоскольку в счетчике был записан код И , то он обнулится при поступлении Я импульсов, Таким образом,хобеспечивается равенство интервалов интегрирования Б з во втором и третьем тактах.В оставшуюся часть третьего такта длительностью То -Тинтегрируется е, так как при обнулении реверсивного счетчика 46 сигналов блока 47 триггер 43 обнуляется, Ключ 3 закрывается, а ключ 5 открывается, при этом сигнал "1" управления ключом 5, вырабатываемый элементом ИЛИ-НЕ 44 через элемент ИЛИ-НЕ 45 блокирует поступление счетных импульсов генератора 8 через элемент И 14, обеспечивая нулевой код в реверсивном счетчике 46 до начала четвертого такта, Работа устройства в четвертом такте интегрирования Б, идентична изложенной. Для изменения времени интегрирования Т входного сигнала изменяют коэффициент пересчета счетчика 9 времени такта, при этом автоматически выполняется равенство интервала интегрирования напряжения смещения в третьем такте ". разности интервалов интегрирования входного и опорного сигналов в первом и втором тактах Т, - Т.Формула изобретения1. Способ интегрирующего аналогоцифрового преобразования заключающийся в интегрировании сигналов с четырех последовательных и равных по длительности тактах, в первом из которых интегрируют входной сйгцал, во втором - эталонный сигнал обратной входному сигналу полярности до момента равенства его нулю, в первой части третьего такта, равной разности интервалов интегрирования входного сигнала в первом такте ц эталонногосгцала 0 втором такте, ицте рцрун)тпулевой сигцал, и н формроцацииГцходцао кода, о т л ч а и Ш и йС Я тЕМ, ЧтО, С ЦЕЛЬИ ПОГ)ЬПтЕЦИЯ тОЧности и угроцеля) во второй частитрет.его такта цтегрруют эталоццыйсгцал) в четвертом такте - оОрцый сигца 1, полярность которого совпадает с полярцостью входцого сигцала, до МОМЕЦта Ра)(ЕЦС.тВа ЕГО ЦУЛЮ, а ФОРМ- ровацие гтьгходчого кода осупествляют в течецие времеци ццтегрираванияопорного сигцала,Устройство ицтегрируюпего аналого-цифрового преобразования, содержатее первый, второй, третий и четвертый к юч, ицформациоццые вхо:т тт ( (.(1.1 (ОотцЕТСТцвццОтт", ттт,1 (тт 1, 1;тт ЭТЯОЦЦОГ 0тОРЦ 10 ЦУ;т,л О СГЦадоп, а ВЫХО 5 т 1 ( ЕЕ(тт .т ти 1)ВрацОццг цХОт ( ( т1 1 (1т" ; )(( З , .Х ( ) ; У С Т а0 Г( К 1 1 Цхо;т, . с .: якото)Ого соедицц С 0 Гт(1: ) (1 т .(т , ттЗК 1 уцрац цЕ 1(1 я )т(п, тгт(т:( , (:д ;(, т)1)0 Г 0 ГОдкл(Очец 1 уг(р.(,1 ц т, ц(тду четвертого к.цоча, трсгй цхтц - к первому входу перого эс(1 га 11, второй вход которого через элемецт задержки соедицец С ),Хс)ДОМ ГЕЦЕРатоРа ИМПУЛЬСОВ, а ,1 к(;1 цодкецпч".и к првому входу бло- К,т УЦРац.Е ЦЕ, ГЦХОД ГЕЦЕРатОРа МУ 1( 011;ЕР;З СттЧЦК НРЕМЕЦИ таКта т(О,КЕ И-т:и К Вкв,тУ тРИГГЕРа таКта, "(тт:т)т 1( ц трС Гй ВЫХОДЫ КОтврОГО( т.т (111(( Ы0 0( Т Сц (э 1 Ц 1 0 (. В Т 0 ) ЫМттт 1 ( тт ттх)с;1 Гт.)1 с 1 угравлеция )(, Х;Е Ц)ДКЛЮЧСЦ таКжс К т 1(т)1 и (ХО) )т ГО;)010 ЭЗе пцтс 11)т,т (ХР( КОтт)ОГО СОЕ(1 ЕЦ С ЧЕТ- т.р: И;Ы.Ода. б;ГОКа уира "Еця, а ЦХО.т, .т;ДЦО ЕЦ К УПРаВЛЯИЩЕМУ ВХО- (," тть .(1 Р 11 юча и ч(зтвеГ)тОмт е)ходу б;10 кс 1 У 1),01)ция ) п 5(тый Вход которо го Обьд 11(ц с управля 10 цим входОмсНтОРОГО КЕ(а) ШЕСТОЙ ВХОД - С УП- рацляюци. водом третьего ключа и тодключ"ц к выходу третьего .тлемекта И(:р(ый цхсд котсрого соединен с прь;1 1. гыходом триггера управле- Ц;тя, 1 Ц.ГСЦЫй ВЫХОД КОТОРОГО ПОДК.1 ЧС Ь ,тЕтМОМ) ВХОду 6 ЛОКа уПраВ- Г(Эт 5) Ц ВПХОД ИнтЕГРатОРа СОЕДИНЕН С ЦХ Ь ;1(аРаТОРа) О т Л И Ч а Ю- и е е;( тем, что в него введены ;в (11)((1 цлтеля импульсов, дца1(.(Четвертый элемент И,цр:Чем - ,: д трггера управленияСООТГЕТСтт)ЕЦЦО ЦЯтЫМ И ЧЕтВЕРтЫМвходами Глока, первые входы первоготорого элементов ИЛИ-НЕ и устаО;точцшй ВХОД СЧЕтЧИКа О 6 ЪЕдИНЕНЫявляются четвертым входом блока,;(торой и третий входы первого элемецта ИЛИ-НЕ являются пятым и шестым35входами блока, а выход первого элемента ИЛИ-НЕ является вторым выходомблока, второй вход элемецта И является седьмым входом блока, а выход40 .(.ОМЕНта И СОЕДИНЕН С ВтОрЫМ ВХОДОМторого элемента ИЛИ-НЕ и явл)жетсяверным выходом блока, выход первогориггера является шестым выходомблока и соединен с третьим входом45 второго элемента ИЛИ-НЕ выход которого является третьим выходомблока, а 5-вход первого триггерасоединен с вьгкодом переполнениясчетчика, счетный вход которого является первым входом блока,50-т,устройство по п.2, о т л и ч аю щ е е с я тем, ч 1 о блок управления выполнен ца элементе И, двух триггерах, двух элемецтах 1 Ь 1 И-НЕ) реверсивном счетчике и блоке выделения нулевого кода, причсм ервьй вход ЭЛЕМЕНта И яВЛяЕтея НТО 1)ЬГМ НХОдОМблока, счетный вход ц(.риего тригге 1 О152025 соедцецпрямым выходом триггера акта) а К-вход - с ньходом первого эгемецта 1 ШИ) первый и второй входы которого через соответствующий формцрователь импульсов подключены к выходу компаратора, второй вход третьего элемента И соединен с пятым теходом блока управления, четвертый выход которого соединен с первым вхояом четвертого элемецта И, второй нход которого соединен с прямьм выходом триггера управления, а выход с первым входом второго элемента ИЛИ, второй вход которого соедицец с шестГм выходом блока управления, а выход - с управляющим входом второгоключа.3, Устройство по п,2, о т л и ч а и ш е е с я тем, что блок управлеия выполцец ца элементе И, двух триггерах, двух элемецтах ИЛИ-НЕ и сч тчике, причем первый вход элемента И и 1. - вход первого триггера об теДцецы ц ЯвлЯютсЯ втоРьм вхоДом блока, сч( гцй вход второго триггера ян яется третьим входом блока, прямойверсцый выходы второго триггерара является третьим входом блока, инверсный выход первого триггера соединен с первым входом управления реверсивного счетчика и является чет 5 вертым выходом блока, а прямой выход соединен с вторым входом управления реверсивного счетчика, Б-входом второго триггера и является пятым выходом блока, первые входы первого 10 и второго элементов ИЛИ-НЕ и установочный вход реверсивного счетчика объединены и являются четвертым входом блока, второй и третий входы первого элемента ИЛИ-КЕ являются соответственно пятым и шестым входами блока, а выход первого элементаИЛИ-НЕ соединен с вторым входом второго элемента ИЛИ-НЕ и является вторым выходам блока, второй вход элемента И является седьмым входом блока, а выход является первым выходомблока, выход второго элемента ИЛИ-НЕявляется третьим выходом блока, авыход второго триггера является шестым выходом блока, К-вход второготриггера соединен с выходом блокавыделения нулевого кода, входы которого подключены к выходам реверсивного счетчика, счетный вход которогоявляется первым входом блока,1381709 Составитель В.Махнанов едактор Т.Парфенова Техред Л.Сердюкова Корректор М,Демчик Зака Проиэводственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 4/55 Тираж 92 ВНИИПИ Государственног по делам иэобретен 113035, Москва, Ж, Подписикомитета СССРий и открытийаушская наб., д.4/5