Устройство для контроля логических блоков

(19 с ПЮ" 1 У; ПИСАНИЕ ИЗОБРЕТЕНИЯ,1 В 5В,В,Сикорин СССР976,ССР 981, ЛОГИидетельств 6 Г 1/08,идетельство 06 Г 11/6 ДЛЯ КОНТРОЛЯ яисотноситс астности к ап ОСУДАРСТВЕННЫИ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬС(57) Иэобретенилительной техни паратуре контроля логических блоковвычислительных машин, Цель изобретения - повышение достоверности контроля. В состав устройства входятгенератор 1 псевдослучайных ходов,блок 2 управл"ния, регистры 3,4, подключаемый к контролируемому блоку 5коммутатор 6 иэ элементов И, блок 7свертки, элемент И 8, счетчик 9, накапливающий сумматор 10, блоки 11,12 сравнения, элементы И 13,14, Устройство поэволяет обнаруживать всеодиночные ошибки 4 ил.2324 1137Изобретение относится к вычислительной технике, в частности к аппаратуре контроля логических блоковвычислительных машин,Цель изобретения - повышение достоверности контроля.На фиг1 изображена структурнаясхема устройства; на фиг.2 - структурная схема блока управления; нафиг,З - структурная схема блокасвертки; на фиг.4 - временная диаграмма работы блока управления.В состав устройства (фиг.1) входятгенератор 1 псевдослучайных кодов 1,блок 2 управления, регистры 3 и 4,контролируемый блок 5, коммутатор 6из элементов И, блок 7 свертки, элемент И 8, счетчик 9, накапливающийсумматор 10, блоки 11 и 12 сравнения,элементы И 13 и 14, вход 15 заданияэталонной суммы откликов устройства,вход 16 задания числа переходов устройства, вход 17 пуска устройства,вход 18 установки, вход 19 заданиячисла кодов установки в начальное состояние контролируемого блока устройства, вход 20 задания числа тактов контроля устройства, выход 21сбоя по отклику и выход 22 сбоя почислу переходов.Блок 2 управления (фиг.2) содержит триггеры 23-25, регистры 26 и 27,счетчики 28 и 29, элемент ИЛИ 30,элементы И 31 и 32, элементы задержки33 и 34 и схемы 35 и 36 сравнения.Блок 7 свертки (фиг.З) содержитэлементы переключения ИЛИ 37.Генератор 1 псевдослучайных кодов1 предназначен для формированиятестовых последовательностей дляконтролируемого логического блокаи вырабатывает в каждом тактеМ-разрядный параллельный код (гдеМ - количество выводов проверяемогоблока).Каждый из регистров 3,4, 26 и 27представляет собой регистр с парафаэным приемом информации. Регистр 3и-разрядный (где и - разрядность кодов на выходе блока свертки). Регистр4 г-разрядный (где го 9 (Е-Й), Еколичество М-разрядных слоев, формируемых генератором 1 псевдослучайныхкодов для проверки логического блока,В - количество Р-разрядных слоев,формируемых генератором 1 псевдослучайных кодов для начальной установкипроверяемого блока, Р-количество вхо 1 О 1, 20 25 30 35 40 45 50 55 дов проверяемого блока). Регистр 26 1-разрядный (1-1 о 9 2 ), а регистр 27 1 -разрядный (4 -1 о 9")Блок 7 свертки предназначен для преобразования М-разрядной информации, поступающей на его вход, в и- разрядную (где иМ) и содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, Для контроля логических блоков вычислительной техники он часто строится таким образом, что разрядность информации на его входе и выходе связана следующим отношением: М-К и (где К-целое число). Блок 7 свертки в этом случае содержит (К)и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Пример конкретной реализации блока свертки для К=4 приведен на фиг.З. Блок 7 свертки содержит 3 и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 37.Накапливающий сумматор 1 О предназначен для сложения параллельных и-разрядных кодов чисел, поступающих на его вход. Он представляет собой накапливающий сумматор с сохранением цифры переноса на каждом такте суммированияКаждый из блоков 11 и 2 сравнения представляет собой схему формирования сигнала неравенства двух кодов чисел (и-разрядных и г-разрядных соответственно) и обеспечивает выдачу единичного сигнала, если коды чисел не равны,Каждая из схем 35 и Зб сравнения представляет собой схему формирования сигнала равенства двух кодов чисел (1-разрядных и-разрядных соответственно) и обеспечивает выдачу единичного сигнала, если коды чисел равны.Устройство работает следующим образом.Работа устройства начинается с поступлением сигнала начальной установки от пульта контроля на вход 18 устройства. Цени начального обнуления счетчиков 9, 28 и 29, регистров 3, 4, 26 и 27 накапливающего сумматора 10 и триггеров 24 и 25 не показаны. По этому же сигналу генератор 1 псевдослучайных кодов 1 устанавливается в определенное исходное состояние (цепь начальной установки генератора не показана); например в такое, когда на всех его выходах присутствуют единичные сигналы, Затем на вход 17 устройства поступает сигнал иПускс пульта контроля. Под35 действием этого сигнала осуществляется запись информации с пультаконтроля в регистры 3,4, 26 и 27,В регистр 3 с входа 15 устройствазаносится сумма, накопленная в сумматоре 10, полученная в результатепроверки исправного однотипного блокаВ регистр ч с входа 16 устройства записывается общее количество наборов, содержащих единицы (11)во всех разрядах, полученное в результате проверки исправного однотипного блока. В регистр 26 с входа19 блока 2 управления заносится общее количество тактов проверки. Врегистр 27 с входа 20 блока 2 управления заносится количество тактов,необходимое для установки узлов спамятью контролируемого блока в исходное состояние,Разрешающие сигналы с первоговыхода блока 2 управления поступаютна управляющий вход генератора 1псевдослучайных кодов 1 и на его выходах появляются параллельные коды,частота смены которых определяетсяв основном быстродействием сумматора 10, Наличие сменяющихся кодов навходах контролируемого блока 530(входах 1 Р) вызывает функционирование этого блока и возникновениесмены кодов на входах накапливающегосумматора 1 О, Однако в течение определенного количества первых тактовработы генератора 1 (определяетсясодержимым регистра 27), которые составляют первый этап цикла проверк 1,на втором выходе блока 2 управленияприсутствует нулевой сигнал, запрещающий выдачу информации на выходыгруппы элементов И коммутатора 6,При совпадении содержимого счетчика29 и регистра 27 схема 36 сравнениявырабатывает единичный сигнал, устанавливающий триггер 25 в нулевоесостояние, В результате на второмвыходе блока 2 управления присутствует единичный сигнал, разрешающийпрохождение информации с генератора1 псевдослучайных кодов и выходовпроверяемого блока 5 через элементыИ коммутаторов на входы блока 7 свертки, На этом заканчивается этап установки и начинается непосредственноэтап контроля. Параллельно с приемом55информации накапливающим сумматором1 О анализ поступающих кодов осуществляет многовходовой элемент И 8На выходе этого элемента формируется единичный сигнал в случае, если на всех его входах присутствуют единичные сигналы - по сути это дешифратор.Подсчет количества единичных кодов осуществляет счетчик 9По окончании интервала контроля на выходе схемы 35 сравнения формируется единичный сигнал. Этот единичный сигнал с третьего выхода блока 2 управления поступает на входы элементов И 13 и 1 ч и разрешает выдачу сигналов контроля на выходы 2 и 22 устройства. Кроме того, этот сигнал поступает на второй вход элемента ИЛИ 30. Триггер 23 устанавливается в нулевое состояние и запрещает формирование управляющих сигналов блоком 2 управления. Единичный сигнал с выхода 21 устройства означает отличие содержимого сумматора 10 и регистра 3 (отличие реальной сигнатуры от, эталонной), т.е. свидетел,ствует о наличии неисправностей в проверяемом блоке, Единичный сигнал с выхода 22 устройства свидетельствует о различии в количестве единичных кодов (наборов 111), поступающих с проверяемого блока 5, по сравнению с эталонным блоком, Это позволяет обнаруживать наличие неисправностей в проверяемом блоке и в случае совпадения эталонной и реальной сигнатур, В этом устройстве обнаруживаются все одиночные ошибки. Формула изобретенияУстройство для контроля логических блоков, содержащее генератор псевдослучайных кодов, первый блок сравнения, первый регистр, накапливающий сумматор и блок управления, содержащий два триггера, первый счетчик, два элемента И, первый регистр, причем вход пуска устройства соединен с единичным входом первого триггера, прямой выход второго триггера соединен с первым входом первого элемента И блока управления, выход второго элемента И соединен со счетным входом первого счетчика и входом разрешения генератора псевдослучайных кодов, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, устройство содержит второй регистр, коммутатор, блок свертки, счетчик, три элемента И, второй блок сравнения, а блок управления содер 1372 3245 1 О 15 20 25 30 35 40 жит третий триггер, второй регистр,два элемента задержки, элемент ИЛИ идве схемы сравнения, причем входустановки устройства соединен с первым входом элемента ИЛИ, выход которого соединен с нулевым входом первого триггера, выход которого соединен с первым входом второго элементаИ блока управления, первый вход которого соединен с выходом первого элемента задержки, вход которого соединен с инверсным выходом третьеготриггера, единичный вход которогосоединен с выходом второго элементазадержки, вход которого соединен свыходом второго элемента И блокауправления, с нулевым входом третьего триггера и с вторым входом первого элемента и блока управления, выход которого соединен со счетным входом второго счетчика, выход которогосоединен с первым входом первой схемы сравнения, выход Равно которойсоединен с нулевым входом второготриггера, инверсный выход которогосоединен с управляющим входом коммутатора, выходы которого соединены свходами блока свертки, выходы которого соединены с входами накапливающегосумматора и входами первого элементаИ, выход которого соединен со счетным входом счетчика, выход которогосоединен с первым входом первого блока сравнения, выход "Неравноп которого соединен с первым выходом второгоэлемента И, второй вход которого соединен с выходом Равно второй схемысравнения, с вторым входом элементаИЛИ и с первым входом третьего элемента И, второй вход которого соединен с выходом "Неравно второго блокасравнения, первый вход которого соединен с выходом накапливающего сумматора, первая группа выходов генератора псевдослучайного кода являетсягруппой входов устройства для подключения к группе входов контролируемого блока и соединена с первой груп-,пой информационных входов коммутатора, вторая и третья группы информационных входов которого соединены свторой группой выходов генераторапсевдослучайного кода и группой входов устройства для подключения кгруппе выходов контролируемого блока,вторые входы первого и второго блоков сравнения соединены с выходамипервого и второго регистров соответственно, второй вход первой и первыйвход второй схем сравнения соединены с выходами первого и второго регистров блока управления соответственно, второй вход второй схемы сравнения соединен с выходом первогосчетчика, вход пуска устройства соединен с входами записи первого, второго регистров, первого и второго регистров блока управления и единичнымвходом второго триггера, информационные входы первого и второго регистров подключены к входу задания эталонной суммы откликов устройства ивходу задания числа переходов устройства соответственно, информационные входы первого и второго регистров блока управления соединены с входом задания числа кодов установки вначальное состояние контролируемогоблока устройства и входом заданиячисла тактов контроля устройства соответственно, а выходы второго итретьего элементов И образуют выходысбоя по отклику и по числу переходовустройства соответственно, 13723241372324 оерйю ХгоФ ялжгюч 7 РЛ Юлорю Юпю ЭЛеНН 070 ЮУ Нупебоббьцодщроггера 24 ЮьРэлеиРИРО КР БдРничныУИхлриггщ 7 25.Г Вьцод слемы сраАж км.ТХ дбцОб схВ 4 ФI срайеюю 3 Т сбавРЗОРГЕ%27 032 Юююд.улеяжя 7 Х 7 Составитель А,СиротскаяТехред М.Ходанич Корректор Н,Король Редактор В,Данко Тираж 704 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5