Следящий аналого-цифровой преобразователь

40 На первые два входа всех М аналоговых сумматоров поступают измеряемый сигнал 13(С) и компенсирующий сигнал (3 п(С;) двухполярного ЦАП 8 45 являющийся аналоговым эквивалентом кода Б(С., ) накапливающего сумматора, а на третьи входы поступает выходной сигнал (3 масштабирующего усилителя, равный половине напряже ния (3источника опорного сигнала, определяющего величину амплитудного диапазона каждого иэ М идентичных К-разрядных АЦП,Амплитудные диапазоны (3входных сигналов параллельных К-разрядных АЦП связаны с амплитудным диапазоном + 13 устройства через параметры И и К следующим соотношением (3 оь = /+13 / 2 е Изобретение относится к измерительной технике и предназначено дляизмерений амплитуд широкополосныхдинамических сигналов,5Цель изобретения - расширение диапазона допустимых скоростей изменения входного сигнала.На фиг, 1 изображена функциональная схема устройства; на фиг2 - вариант функциональной схемы блокаадаптации; на фиг. 3 - временные диаграммы, поясняющие работу устройства.Устройство содержит аналого-цифровой преобразователь (АЦП) 1 разностного сигнала, содержащий К-разрядные АЦП 2,1 - 2.М, блок 3 адаптации, аналоговые сумматоры 4.1 - 4.М,тактовый генератор 5, инвертор 6, 20накапливающий сумматор 7, цифроаналоговый преобразователь (ЦАП ) 8 (Иразрядный), двухполярный масштабирующий усилитель 9,Блок 3 адаптации содержит М+1 постоянных запоминающих устройств (ПЗУ)10.1 - 10.М+1, при этом каждый ш-аналоговый сумматор 4 по второму итретьему входам имеет коэффициентыпередачи, равные соответственно 30-2 и +2 , и по первому входу -единичный коэффициент передачи, гдеи " 1,2,а количество АЦП М выбирают следующим образом Р(3.од МбРги М = 11-К+1, где К и Р - числа раз. рядов АЦП и младших разрядов ПЗУ со 35ответственно. В одном варианте М-входовый блок адаптации содержит М ПЗУ,Устройство работает следующим образом,Схема каждого из М трехвходовыхсумматоров построена таким образом,что по входу суммирования усилителяш.-го аналогового сумматора для его.третьего входа образован делитель изрезисторов сопротивлением В, иВ-,211 для его второго входа - делитель из резисторов сопротивлением2 Н, и В а по входу вычитанияоперационного усилителя входное сопротивление равно 2 В , сопротивП ление обратной связи равно Н чтообеспечивает по второму и третьемувходам ш-го аналогового сумматора коэффициенты передачи, равнье соответ - (т-(в+)ственно - 2 (и +2, а по первому входу - единичный коэффициентпередачи, Соответственно, выходнойсигнал (3 (С) ш-го аналогового сумЕяФ матора равен (3(С)-(3 П(С) /2 +(3,д (С)3/2на величину, равную половине амплитудного диапазона(3 К-разрядного АЦП 2.ш, обеспечивает как измерение двухполярных разностных сигналов (3(С)- (3 д(С ) /2 , так и представлениецифровых эквивалентов х (С ) на егоЩ 1выходе в виде двоичных чисел со знаком в старшем К-м разряде, так какв этом случае К-й разряд несет информацию не о величине, а о полярности разностного сигнала.Таким образом, такая схема, содержащая М К-разрядных АЦП с одинаковыми амплитудными диапазонами (3,двходных сигналов обеспечивает измерение двухполярных разностиых сигналовс представлением цифровых эквивалентов в виде двоичных чисел со знаком)и обеспечивает М измерительных каналов с различными приведенными к входам аналоговых сумматоров амплитудными диапазонами от +(3,/2 в первомканале до (.(13,щ/2) 2= + (3 вМ-м канале, что позволяет получатьдостоверные, т.е. без динамическойпогрешности, результаты измерений вшироком диапазоне скоростей изменения измеряемого сигнала вплоть до величины + 213 Г, где Г - частота импульсов тактового генератора.Кроме того, схема реализуется настандартных микросхемах АЦП, так какона или предполагает дифференциальную нелинейность К-разрядного преобразователя с амплитудными диапазона 1361113ми Б во много раэ меньше величины + И/2 , или же допускает входное напряжение его компараторов вомного раз больше величины Б , в товремя как стандартная микросхема,например, шестиразрядного параллельного АЦП имеет дифференциальную нелинейность не лучше + Б,и, /2 "ф, а величина дифференциального входного напряжения его компараторов, большая чемвеличина напряжения 110 + 0,7 В,выводит схему из строя,Поскольку выходной результатх (С, ) ш-го параллельного АЦП является цифровым эквивалентом раэностного сигнала1 о(С;)-О,(С; )1/2то очевидно, чтобы получить цифровойэквивалент сигнала + 1 о (С; )- О цап(С;)1, необходимо двоичное число х (С; ) умножить на коэффициенттПмасштабирования ш-го канала 2что осуществляется блоком адаптации,на групповые входы которого поступают М К-разрядных двоичных результатов, полученных в момент С; при измерении одного и того же разностного сигнала, только поделенного аналоговыми сумматорами на соответствующие коэффициенты 2, где шю щ 1,2 М, С целью эффективногоумножения с минимальными задержками(не более десятков нс), а также обес"печения регулярной структуры блокаадаптации, который кроме функции умножения также выполняет операции декодирования и коммутации двоичныхК-разрядных чисел,используется табличный способ умножения, что являетсся целесообразным, так как получаются таблицы умножения с небольшим числом произведений, В ш-м ПЗУ содержимое младших разрядов -й ячейки равно результату от перемножения двоичного кода коэффициента 2на кодадреса этой 1-й ячейки, интепретируемому как К-разрядное двоичное числосо знаком в старшем разряде, причемпроизведения положительных чиселпредставлены прямым, а произведенияотрицательных чисел - дополнительным11-разрядным двоичным кодом числасо знаком.ФСодержимое Р старших разрядов каждой ячейки ш-го ПЗУ равно двоичному коду числа ш, т.е. коду показателя степени коэффициента масштабированияП 2 . Запрограммированное таким образом ш-е ПЗУ включается в блок адаптации как ш-е ПЗУ произведений 1 О ш,где ш = 1,2М.Так как коэффициенты деления разностного сигнала 0(С;) Оная(С Цкратны степени двойки, то равный еди.- нице (К)-й разряд в коде х(С;)в случае 13(С; )-Б(С; )О или равный нулю (К)-й разряд в коде 1 О х(С;) в случае П(С;)-Б (С;)Осоответствует перегрузке по амплитуд.ному диапазону в ш-м канале, т,е.,если сигнал ПЗБ /4 или 15 или П сО соответственно, Следовательно, путем анализа значений знакового разряда и (К)-го разряда вкаждом нз М результатов, полученныхв момент С; по М каналам параллель О но, просто определить тот канал, который не перегружен по амплитудномудиапазону и имеет минимальный приведенный ко входам аналоговых сумматоров амплитудный диапазон из всех 25 неперегруженных по амплитудному диапазону каналов.Такую функцию декодирования номера канала выполняет М+1-.е ПЗУ блокаадаптации. Например, . в первом ва- ЗО рианте (фиг,2) ПЗУ управления является преобразователем М-разрядногоунитарного кода числа со знаком вкод "1 нз М", Поскольку увеличениеамплитудного диапазона измерительно го канала при неизменном числе КФ разрядов параллельного АЦП приводиттакже к увеличению погрешности квантования, приведенная к входу ш-гоаналогового сумматора величина кото рой равна +(0 /2 ) 2 , то выбором результатов х (С;) канала обес 9печивается, во-первых, достоверныйрезультат измерения, так как этотканал не перегружен по амплитудному 4 б диапазону и, соответственно, в результате измерения отсутствует динамическая ошибка, а во-вторых, этотрезультат получен с минимальной (дляданной на интервале С, - С;, скорос ти измеряемого сигнала) погрешностьюквантования Й (11 /2 )2 , так какканал имеет минимальный амплитудныйдиапазон из всех неперегруженных поамплитудному диапазону каналов. Такимобразом, такая схема обеспечиваетоптимальную по метрологическим характеристикам адаптацию скорости слежения устройства к скорости изменения измеряемого сигнала П(С).,+11 (С, ) - 11 црп (С, Л/2Из трех реэультатон х,(С; )х (1 ) н блоке адаптации выбираетсяодин результат х (С; ) того канала У,который не перегружен по амплитудному диапазону (скорости слежения ) иимеет минимальный амплитудный диапазон иэ всех неперегруженных по амп 10 литудному диапазону каналов. Этот результат х (С;) умножается в блокеадаптации на коэффициент 2 " этого.канала У и код И(С;), равныйх (С; ) 2и эквивалентный сиг 15 налу( 11 (С; ) - 13 цр(С; )1Е (С; )поступает с первых выходов блокаадаптации на входы накапливающегосумматора, где суммируется с его содержанием Б(С;., ),20 В момент С, передним фронтом проинвертированного импульса тактовогогенератора результат суммированияБ(С ) = Б(С ) + И(С, ) заноситсяв аккумулятор накапливающего сумматора и с его выходов поступает на входы двухполярного ЦАП. В соответствиис кОДОм Б(С ) сигнал С 1 цад(С+ ) Устананлинается равным Ц(С; )+ С(С,).Также. в момент Скод Б(С ) сни 30 мается с первых выходов устройства,а с вторых его выходов снимается кодР(С,), несущий информацию о величинепогрешности, с которой получен результат Б(С; ), являющийся цифровымэквивалентом сигнала П(С,) 40 45 50 55 Результаты измерений х,(С, ) х(С,) адресуют в ячейки 113 У 10,1 10,Г 1, содержимое Б младших разрядов которых равно х,(С;) 2,-х(С,) 2 а содержимое Р старших разрядов равно двоичному коду чисел О - М, соответственно. Однако выходной код М+1-го 113 У разрешает выборку содержимого только одного из первых М 113 У, в результате чего на первые выходы блока адаптации поступает код Б(С), равныи х,(С; ).2 , а на его вторые выходы - код Р (С,), равный У,Выходной .код Б(С,) блока адаптации суммируется с содержимым Б(С;, ) накапливающего сумматора и в моментрезультат Б(С,) = Б(С;, ) + Б(С ) заносится в аккумулятор накапливакгщего сумматора, В соответствии с кодом Б(С, ) сигнал 11 (С) к моменту С устанавливается равным Ц (С, ) +Й (С; ), где(С; ) - погрешность измерения, не превышающая величины (11 /2 ) 21 редстанление результатов И(С; ) на выходе блока адаптации в виде прямых и дополнительных двоичных кодов соответственно положительных, и отрицательных чисел позволяет операции суммирования и операции вычитания выполнять посредством только операции суммирования, требующей наличия накапливающего сумматора-нычитателя, т,е. АЛУ-процессора, а способность двухполярного ЦА 1 обрабатыватьь такие двоичные числа со знаком обеспечивает компенсацию зна-. копеременных приращений входного сигнала П(С) во всем амплитудном диапазоне ф Ц устройстваВ момент С, код Б(С, ), эквивалентный сигналу Ц (С, ) +(С ), снима ется с первых выходов устройства, а с вторых его выходов снимается код Р(С), который несет информацию о величине погрешности, с которой получен результат измерений Б(С, ). Например, временные диаграммы на фиг, 3 иллюстрируют работу такого трехканального устройства при иэмере нии импульсного сигнала П(С). В моменты С передним фронтом импульса О стробируется память компараторов каждого из трех параллельных К-разрядных АЦП и н трех измерительных каналах получаются результаты измерений х(С,)х,(С ) разностных сигналон(Ц(С, )-1 цап (С 1 )1/2Например, в момент С, результат получен с точностью + (Ц /2 ") 2, так как все три канала не перегружены по скорости слежения, в момент С с точностью + (П /2 ) 2 ; так какМпервый и второй каналы перегружены по скорости слежения, в момент Сз с точностью ф(Ч/2" ) 2, так как первый канал имеет перегрузку по скорости слежения и т,д. Несмотря на то, что, например, в момент С погрешность квантования в четыре ра-, за больше погрешности квантования Б-разрядного устройства, относительная погрешность измерения разностного сигнала Ц(С ) -Цр(С ) не превышает относительной погрешности первого канала, приведенной к середине его амплитудного диапазона + 1/2 /, так как в момент С величина сигна 2ла С 1(С)-1,р(С ) также по меньшей мере н четыре раза больше неличины 1.оп /415 Формула изобретения1 Следящий аналого-цифровой преобразователь, содержащий последовательно соединенные аналого-цифровой преобразователь разностного сигнала, накапливающий сумматор, цифроаналоговый преобразователь, выход которого соединен с первым входом аналогоцифрового преобразователя разностно го сигнала, второй вход которого является входной шиной, а третий вход соединен с выходом тактового генератора, выходы накапливающего сумматора являются первой выходной шиной, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона допустимых скоростей изменения входного сигнала, введен инвертор, выход которого соединен с тактовым входом на капливающего сумматора, вход соединен с выходом тактового генератора и является второй выходной шиной, третьей выходной шиной являются вто рые выходы аналого-цифрового преобра зователя разностного сигнала, выполненного на М аналого-цифровых преобразователях, М аналоговых сумматорах, блоке адаптации, масштабирующем усилителе, вход которого объединен пер выми входами. аналого-цифровых преобразователей, аналоговых сумматоров и является шиной опорного сигнала, а выход соединен с вторыми входами аналоговых сумматоров, третьи и четвертые входы которых соответственно- объединены и являются вторым и третьим входами аналого-цифрового преобразователя разностного сигнала, третьим входом которого являются объединенные вторые входы аналогоцифровых преобразователей, третьи входы которых соединены с выходами соответствующих аналоговых сумматоров, а выходы соединены с соответствующими группами входов блока адаптации, первые и вторые выходы которо-. го являются первыми и вторыми выходами аналого-цифрового преобразователя разностного сигнала.1г2, Преобразователь по п. 1, о т - л и ч а ю щ и й с я тем, что блок адаптации выполнен на (М+1)-м постоянном запомииающем устройстве Б- младших и Р-старших разрядов, М постоянных запоминающих устройств соответственно объединены и являются первыми и вторыми выходами блока адаптации соответственно, входы разрешения выборки соединены с соответствующими выходами (М+1)-го постоянного запоминающего устройства, вход разрешения выборки которого является шиной логической единицы,.первый адресный вход которого объединен с К-м адресным входом первого постоянного запоминающего устройства, а с второго по И-й объединены с соответствующими (К)-ми адресными входами с второго по И-й постоянных запоминающих устройств, адресные входы постоянных запоминающих устройств с первого по М-й являются входами соответствующих групп блока адаптации,11361713 фиг.Г и оставитель И.Романехред М, Дидык ректор И.Муска Редактор П.Гер Заказ 6303/5 Тираж 900 ПодписноНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д.4/5