Частотный дискриминатор

(088.8)видетельство ССС03 К 5/22, 1978.детельство СССР03 К 5/22, 1978,7 УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относится к техникепередачи дискретной информации поканалам радио- и электросвязи и может быть использовано в многоканальных модемах передачи дискретной информации с ортогональными сигналамидля автоматической подстройки частоты. Целью изобретения является повышение точности определения расстройки частоты, Устройство содержит блок1 входной обработки, шину 2, блок 3управления, блок 4 усреднения попосылкам, блок 5 памяти, блок 6 сравнения, функциональный преобразователь 7, выходную шину 8, линии 9 и1 б задержки, перемножители 10, 17,2 1 и 22, инвертор 11, сумматоры 12 и18, интеграторы 13 и 19, ключи 14 и20, преобразователь 15 Гильберта,ключи 23 и 24 сброса. В устройствесдвиг частоты измеряется независимоот процесса разделения подканальныхсигналов, что исключает влияние навеличину измеряемого сдвига переходных помех и способствует уменьшениювремени измерения сдвига. 1 з.п.ф-лы, 2 ил.113Изобретение относится к технике передачи дискретной информации по каналам радио- и электросвязи и может быть использовано в многоканальных модемах передачи дискретной инФормации с ортогональными сигналами для автоматической подстройки частоты.Цель изобретения - повышение точности определения расстройки частоты.На фиг. 1 показана структурная электрическая схема предлагаемого устройства, на фиг, 2 - структурная электрическая схема блока управления,Устройство содержит блок 1 входной обработки, вход которого соединен с входной шиной 2 и входом блока 3 управления. Первый и второй выходы блока 1 соединены соответственно с первым и вторым входами блока 4 усреднения по посылкам, первый и второй выходы которого соединены соответственно с первым и вторым входами блока 5 памяти, первый и второй выходы которого соединены соответственно с первым и вторым входами блока 6 сравнения, выход которого через функциональный преобразователь 7 соединен с выходной шиной 8. Вход блока 1 соединен с последовательно соединенными первой линией 9 задержки, первым перемножителем 10, инвертором 11, первым сумматором 12, первым интегратором 13, первым ключом 14 передачи. Вход блока 1 соединен с последовательно соединенными преобразователем 15 Гильберта, второй линией 16 задержки, вторым перемножителем 17, вторым сумматором 18, вторым интегратором 19, вторым ключом 20 передачи. Вход блока 1 соединен с первыми входами третьего и четвертого перемножителей 21 и 22Первый выход блока 3 соединен с первым входом управления блока 1, который в свою очередь соединен с входами управления первого и второго ключей 23 и 24 сброса, второй выход блока 3 соединен с вторым входом управления блока 1, который соединен с входами управления ключей 14 и 20, выходы которых соединены соответственно с первым и вторым выходами блока 1. Вторые входы перемножителей 21 и 22 соединены соответственно с выходами линий 16 и 9 задержки, а выходы - с вторыми входами соответственно первого и второго сумматоров 12 и 18. 59899 2Первый и второй выходы ключа 23 соединены соответственно с первым ивторым управляющими входами интегра.тора 13, а первый и второй выходы 5ключа 24 соединены соответственно спервым и вторым управляющими входамиинтегратора 19. Кроме того, выходпреобразователя 15 соединен с вторыми входами первого и второго перемножителей 10 и 17, а третий и четвертый выходы блока 3 соединены свходами управления соответственноблоков 5 и 6.Блок 4 усреднения по посылкам содержит последовательно соединенныепервую дополнительную линию 25 задержки и первый дополнительный сумматор 26, последовательно соединенные вторую дополнительную линию 27задержки и второй дополнительныйсумматор 28, переключатель 29, приэтом вход линии 25 соединен с первымвходом блока 4 и первым размыкающимконтактом переключателя 29, первыйзамыкающий контакт которого соединенс выходом сумматора 26, второй размыкающий контакт - с вторым входомблока 4 и входом линии 27, второй 30замыкающий контакт - с выходом сумматора 28, а первый и второй переключающие контакты - соответственнос первым и вторым выходами блока 4,Блок 3 управления (Фиг,2) содержит известное устройство 30 тактовой З 5 синхронизации, вход которого является входом блока, и набор дешифраторов 31-34, подключаемых к триггерному делителю частоты опорного генера 40тора в устройстве синхронизации,Рассмотрим алгоритм измерениясдвига частоты. Передаваемый сигнална интервале посылки имеет вид где а;, - информационные амплитудаи Фаза сигнала в подканале,И, - значение частоты подканала,Р, - начальная фаза сигнала, 55 й; - сдвиг частоты,М число подканаловВыражение (1) эквивалентно следующему:+ Б (с - Т ) я 1 п 5 Т Аналогично из выражений (3) и (4) получаем Б,Гс) Б(с Т,) я 1 п Д Т + ( )я 1 п( ц, с + Ж )1соя(ц;с + , ),(2) 1 О Сигнал Б(С) на выходе преобразователя Гильберта определяется формулой (на интервале посылки) Б(с) Бг(с То) Б г(с) Б(с То)дР Б(с) Б( -Т,)+я(с)я,(с-т,)Я (с) = х,(с) соя й, с15 (7)- х (с) яз.п Л с, Формула (7) позволяет вычислитьссдвиг й,. в пределах (- а,/41 +й,./4)где й, - разность частот двух соседПри выполняющемся условии взаимной ортогональности подканальных сигних подканалов, при этом на интерналов на и теРвал О ГРУ о 20 вале посылки используются только дваналов на интервале Т групповой сигнал в отсутствие сдвига Бо(с) = момента времени: С и С-То .В реальных условиях на приемелибо Б = о(С о) ю о( ) ответственно у(с) и у(с), Если каБ (с - Т ) либо Б (с) =-Б (с - Т,), Полагаем, для опреде нал достаточно широкополосен. аленности, что выполнено первое из у(с) = Б(с) + п(С) где п(с) - белыйуФусловий, Это значит, что на интервастатистики можно показать, что оптих(с) = х(с - То), мальный алгоритм измерения сдвигах,(с) = х,(с - Т,) З 0 при й е- й,/4, + Л /4 имеет вид(Ф ,( -.1-,( -т, И 11 Е=о ст",0 = - агссяТ, и(ь)тИ +т,1,И ,(1 Т,128:о ет+т,где Т - длительность посылки, Целесообразность применения укаИ - число посылок, на протяжении занных в формуле (8) операций можнокоторых осуществляется изме- объяснить следующим образом.В реальйомо 40рение сдвига, канале вместо формулы (7)получаем:(с ляемые по с ред измерении обусловленействием 5ошибксдвигная вшума нему элементу равенства (9) . с), 2; (с)( с) - шумов ые процес - шсы, легко опре Подставив выражиз выражений (5) и9899 510 15 25 30 7 135о чае необходимости обеспечения максимального быстродействия переключатель 24 устанавливается в положение "1", при этом на блок 5 памяти поступают сигналы с выходов блока 1 не-. посредственно, В этом случае усреднение по посылкам отсутствует и время измерения ограничивается длительностью одной посылки, этот случай соответствует выбору И=1 в формуле (8). Блок 5 памяти осуществляет запоминание входных отсчетов и хранение их в течение времени Т- с конца (1+1)-ой посылки, а затем освобождается по команде блока 3 управления. Блок 6 сравнения, вычисляющий отношение напряжений, поступающих на его входы с выхода блока 5 с учетом их знаков (определяюших направление смещения частоты), управляется также сигналом с блока 3 управления и работает в течение времени хранения информации в блоке 5, функциональный преобразователь 7, работающий по алгоритму 0 = (1/Т,) агсрХ, блок 3 управления, блок 6 сравнения, блок 5 памяти аналогичны блокам наиболее близкого известного устройства, причем блок 5 содержит всего лишь две ячейки "памяти. затраты времени на измерение сдвига:сдвиг частоты в стсутствпе помехможет быть измерен в течение однойпосылки (в прототипе минимальный интервал измерения равен двум посылкам), сдвиг частоты измеряется независимо от процесса разделения подканальнья сигналов, что исключает влияние на величину измеряемого сдвигапереходных помех и тем самым такжеспособствует уменьшению времени измерения сдвига, уменьшение времени измерения и независимость результата измерения от процесса разделениясигналов расширяют ту часть диапазона частот в спектре фазового джиттера (фазового дрожания принимаемогосигнала), в которой фазовый джиттер может быть отслежен предлагаемымустройством, измерение сдвига в предлагаемом устройстве осуществляетсяпо групповому сигналу, поэтому точность при однократном измерении и устойчивость по отношению к селективным замираниям не хуже, чем в прототипе (в прототипе результат измерения ухудшается за счет переходныхпомех) . формула изосретенпяБлок 3 управления (фиг,2) работает следующим образом.Дешифратор 31 формирует в моменты времени от (1 Т+Т) до (1+1) Туправляющий сигнал на первом выходеблока 3, размыкающий на это времяключи сброса в блоке 1. Дешифратор32 формирует в моменты времени (1+1)Туправляющий сигнал на втором выходеблока 3, замыкающий ключи передачиблока 1,Дешифратор 33 формирует в моментывремени от (1+1)Т до (1+1)Т+Т управляющий сигнал на третьем выходе блока 3, размыкающий на это время ключисброса в ячейках блока 5 памяти. Де-,шифратор 34 формирует на четвертомвыходе блока 3 импульсный управляющий сигнал, необходимый для управления блоком сравнения 6 (частотапоследнего управляющего сигнала равна тактовой частоте в отличие отаналогичного сигнала в известномустройстве, где тактовая частота вМ раэ вышее, где М - число подканалов).К преимуществам предлагаемогоустройства можно отнести минимальные35 1, Частотный дискриминатор, содержащий блок входной обработки, вход которого соединен с входной шиной и с входом блока управления, первыйи второй выходы которого соединенысоответственно с первым И втсрыиупраьляющими входами блока входной входами блока памяти и блока сравнения, выход которого соединен с входом функционального преобразователя,а также блок усреднения по посылками выходную шину, о т л и ч а ю щ и йс я тем, что, с целью повышения точности определения расстрсйки частоты,первый и второй выходы блока входнойобработки соединены соответственнос первым и вторым входами блокаусреднения пс посылкам, первый и второй выходы которого соединены соответственно с первым и вторым входамиблока памяти, при этом выход функционального преобразователя соединен свыходной шиной, а блок входной обработки содержит последователъно соединенные первую линию задержки, вход 4550 55 40,обработки а третий и четвертый выходы - соответственно с управляющимиСоставитель С.БудовичТехред И,Попович Корректор М.Демчик Редактор Т.Парфенова Заказ 6164/56 Тираж 900 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 9 13598 которой соединен с входом блока входной обработки, первый перемножитель, инвертор, первый сумматор, первый йинтегратор и первый ключ передачи, выход которого соединен с первым вы 5 ходом блока входной обработки, последовательно соединенные преобразователь Гильберта, вход которого соединен с входом блока входной обработки, 10 вторую линию задержки, второй пере- множитель, второй сумматор, второй интегратор, второй ключ передачи, выход которого соединен с вторым выходом блока входной обработки, а также третий и четвертый перемножители и первый и второй ключи выброса, при этом первые входы третьего и четвертого перемножителей соединены с входом блока входной обработки,20 вторые входы - с выходами соответственно второй и первой линий задержки, а выходы - с вторыми входами соответственно первого и второго сумматоров, причем вторые входы первого и второго перемножителей соединены с выходом преобразователя Гильберта, первый вход управления блока входной обработки соединен с входами управления первого и второго ключей сбро 30 са, при этом первый и второй выходы первого ключа сброса соединены соответственно с первым и вторым входами управления первого интегратора, первый и второй выходы второго ключа 99 0сброса соединены соответственно с.первым и вторым входами второго интегратора, а второй вход управленияблока входной обработки соединен свходами управления первого и второгоключей передачи. 2, Дискриминатор по п.1, о т л ич а ю щ и й с я тем, что блок усреднения по посылкам содержит переключатель, последовательно соединенные первую дополнительную линию задержки и первый дополнительный сумматор, последовательно соединенные вторую дополнительную линию задержки и второй дополнительный сумматор, при этом вход первой дополнительной линии задержки соединен с первым входом блока усреднения по посылкам и с первым размыкающим контактом переключателя, первый замыкающий контакт которого соединен с выходом первого дополнительного сумматора, первый переключающий контакт - с первым выходом блока усреднения по посылкам, второй выход которого соединен с вторым переключающим ,контактом переключателя, второй размыкающий контакт которого соединен с вторым входом блока усреднения по посылкам и входом второй дополнительной линии задержки, а второй замыкающий контакт - с выхбдом второго дополнительного сумматора.