Измеритель девиации частотных сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 51)4 С 0 ПИСАНИЕ ИЗОБРЕТЕНИЯ ИЮЛЕГ:;, 1 ВИА ЧАСТОТНЬ 477/24-212.851,87. Бюл. У 42инградский электротехничтут им. В.И.Ульянова ( еДавыдовдько и317 (08рск еснико К.В А,Т ое свидетельство СС С О К 23/00, 197 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Т 0 ЕСН 0 , :ИДТЛСТ(46) 15. (71) Лен кий инст нина) (72) В.Б Б.Н.Прих (53) 621 (56) Авт В 864164 801352389(54) ИЗМЕРИТЕЛЬ ДЕ ЦИИ 1 Х СИГНАЛОВ(57) Изобретение может быть использовано в системах автоматического регулирования и управления с частотными сигналами первичных преобразователей. Цель изобретения - повьппение точности измерения. Устройство содер. жит блоки 1, 2 и 3 формирования входного сигнала, управления и памяти, триггер 4, вентиль 5, счетчик 6 и генератор 7 опорной частоты. Для достижения поставленной цели в устройство введены блок 8 деления, блок 9 вычитания и регистр 1 О результата и дан пример конкретного выполнения блока 8 деления. 1 з.п. ф-лы, 3 ил.1 3Изобретение относится к контрольно-измерительной технике и может быть использовано в системах автоматического регулирования и управления с частотными сигналами первичных преобразователей.Цель изобретения - повышение точности измерения.На фиг.1 изображена структурная схема устройства; на фиг.2 - структурная схема блока деления; на фиг.З - временная диаграмма работы измерителя девиации частотных сигналов,Первый вход блока 1 формирования входного сигнала соединен с входом устройства, первый выход блока 1 формирования входного сигнала соединен с первым входом блока 2 управления, при этом второй выход блока 1 формирования входного сигнала соединен с входом блока 3 памяти, первый выход блока 2 управления соединен с входом триггера 4, выход которого связан с первым входом вентиля 5, выход которого подключен к первому входу счетчика 6, второй вход вентиля 5 соединен с выходом генератора 7 опорной частоты и вторым входом блока 2 управления, первый и второй выходы блока 3 памяти соединены соответственно с первым и вторым входами блока 8 деления, третий и четвертый входы которого связаны соответственно с вторым и третьим выходами блока 2 управления, четвертый выход которого подключен к второму входу блока 1 формирования входного сигнала и второму входу счетчика 6, выход которого соединен с пятым входом блока 8 деления, первый выход которого подсоединен к первому входу блока 9 вычитания, второй вход которого связан с третьим выходом блока.З памяти, первый, второй и третий выходы блока 9 вычитания связаны соответствующими входами регистра 10 результата, а третий вход блока 9 вычитания соединен с вторым выходом блока 8 деления и третьим входом блока 2 управления.Блока 8 деления (фиг.2) содержит сдвигающий регистр 11, сумматор 12, компаратор 13, преобразователь 14 прямого кода в дополнительный, первый регистр 15, элемент И 16, первый элемент 17 задержки, коммутатор 18, счетчик 19, второй элемент 20 задержки, второй регистр 21, третий элемент 22 задержки, причем первый вход сдви 52389 2 5 1 О 15 20 25 30 35 40 45 50 гающего регистра 11 является первым входом блока 8 деления, выход сдвигающего регистра 11 соединен с первым входом сумматора 12 и первым входом компаратора 13, выход сумматора 12 подключен к второму входу сдвигающего регистра 11, второй вход сумматора 12 связан с выходом преобразователя 14 прямого кода в дополнительный, вход которого соединен с выходом первого регистра 15 и вторым входом компаратора 13, выход которого подключен к первому входу элемента 16 И, выход которого соединен с входом первого элемента 17 задержки и первым входом коммутатора 18, второй вход которого связан с выходом счетчика 19, вход предустановки которого является вторым входом блока 8 деления, второй вход счетчика 19 является третьим входом блока 8 деления и связан с первым входом первого регистра 15, с первым входом второго регистра 21 и третьим входом сдвигающего регистра 11, третий вход которого соединен с выходом первого элемента 17 задержки, четвертый вход сдвигающего регистра 11 подключен к третьему входу счетчика 19 и к выходу второго элемента 20 задержки, вход которого является четвертым входом блока 8 деления и соединен с вторым входом элемента 16 И, выход коммутатора 18 подключен к второму входу второго регистра 21, выход которого является первым выходом блока 8 деления, второй выход счетчика 19 соединен .с входом третьего элемента 22 задержки, выход которого является вторым выходом блока 8 деления, второй вход первого регистра 15 является пятым входом блока 8 деления.Устройство работает следующим образом.Входные сигналы от частотных дат" чиков имеют видГ =Е +1 Г1где Г, " сопз 1 - начальное значениесигнала датчика;4 Г - айаг - девиация частоты,В начальный момент времени блок 2 управления по команде Старт" выдает сигнал на второй вход блока 1 формирования входного сигнала, разрешающий подключение первого канала. Каждый последующий импульс, поступающий на второй вход блока 1 форми894 30 1 т; з 13523рования входного сигнала, подключаеточередной входной сигнал Г и в соответствии с ним поступает импульсна вход блока 3 памяти, который под 5ключает очередные значения, хранящиеся в блоке 3 памяти, соответствующие сигналу ГНа фиг.З представлена временнаядиаграмма работы устройства.10Рассмотрим работу устройства припоочередном включении датчика.В момент подключения (-1)-го канала блокФормирования входногосигнала вырабатывает сигнал на управ В ление блоком 3 памяти.Блок 3 памяти устанавливает припоступлении на его вход Д)-го импульса от блока 1 формирования входного сигнала на первом выходе код,пропорциональный частоте Р, опорногогенератора 7: 11.=К;,Р (Ккоэффициент пропорциональности), навтором выходе - код предустановки счетчика 19 блока 8 деления, опреде Б ляющий точность деления (ш . +1), натретьем выходе - код, пропорциональный начальной частоте (.-1)-го датчика, используемый в блоке вычита 11(р, = КО-1 01-При поступлении входного. сигнала Г, блок 1 формирования входного сигнала Формирует импульс, который поступает на первый вход блока 2 уп- равления (Фиг.З,б). Импульс с первого выхода блока 2 управления (фиг.З,в переводит триггер 4 из нулевого в единичное состояние. Триггер 4 открывает вентиль 5 и пропускает на счетчик 6 импульсы опорной частоты Р с 40 генератора 7 опорной частоты. По окончании периода Т; с выхода блока 1 формирования входного сигнала на первый вход блока 2 управления пос тупает второй импульс, который, 4 Б проходя навход триггера 4, переводит его в нулевое состояние, закрывая вентиль 5. К этому времени в счетчике 6 будет записан код Мт =Р, Т, пропорциональный периоду частоты входного сигнала. После этого с вто. рого выхода блока 2 управления (фиг.З,е),проходит импульс на третий вход блока 8 деления, при поступлении которого производится запись кода И,. в сдвигающий регистр 11, кода 11 т. в регистр 15, предустановка счетчика 19 и обнуление регистра 21. Через время, достаточное для выполнения этих операций, с третьеговыхода блока 2 управления на четвертый вход блока 8 деления начинают поступать импульсы тактовой частоты Ро(ш+п+1)-й разряд - "О".Компаратор 13 сравнивает число,записанное в (и+1) старших разрядахсдвигающего регистра 11, и число,записанное в регистре 15 11 т,пФЕсли 1 ,Мт то при поступлет-нии тактового импульса элемент И 16закрыт и в (ш +1)-м разряде регистра 21 сохраняется "О", через времязадержкивторого элемента 20 задержки импульс поступает на счетчик 19,уменьшая его содержимое на единицуи тем самым переключая выход коммутатора на разряд ш регистра 21, одновременно импульс, поступая на пятый вход сдвигающего регистра 11,осуществляет сдвиг его содержимогона единицу в сторону старших разрядов. Компаратор 13 снова сравниваетзначение нового кода с кодом И.В случае если 1"" ) Ю, ,то-при поступлении тактового импульсаэлемент И 16 открыт, через коммутатор 8 на вход (ш +1)-го разрядарегистра 21 поступает импульс и врегистре 21 записывается "1". Из кода (и+1) старших разрядов регистра11 вычитается код И с помощьюпреобразователя 14 прямого кода в дополнительный и сумматора 12. Разность записывается в (и+1)-й старший разряд сдвигающего регистра 11нри поступлении импульса с выходаэлемента 17 задержки через времячерез время) ".) поступаетимпульс сдвига содержимого регистра11 в сторону старших разрядов. Далеепроцесс повторяется до тех пор, покане обнулится счетчик 19. Импульс свыхода счетчика 19 через элемент 22задержки через времяпоступает навторой вход блока 8 деления и далеена третий вход блока 2 управления(фиг.З,д), подача импульсов тактовойчастоты Р, на блок 8 деления прекращаетсяВ регистре 21 к этому времени хранится код частного от делениядвух кодов513523который передается в блок вычитания.Блок 9 вычитания обеспечивает вычитание иэ кода 1,.кода И , и получение кода девиации частоты, который5поступает на хранение в регистр результата. Блок 9 вычитания выдаеттакже посредством сравнения кодовзнак девиации частоты, который хранится также в регистре результата.Через время, достаточное для произведения вычитания и записи в регистр-.10 результата, с прямого выхода блока 2 управления поступаетследующий импульс на вход блока 1формирования входного сигнала(фиг.3,а). Далее аналогично производится определение девиации частотысигнала й, и т,д.Таким образом, в регистр 10 результата поочередно записываются значения кодов девиации частоты отдо Г со своими знаками.Код девиации частоты Г;:И=И, - 11,= -- И (1)111 25й,; о; с,где Б. =К, Г; И.,=Т, Р,;11 =К. ГПогрешность измерения составляетИт; ДИд ДЯ(3)где Т - время вычисления отношенияв разностиТ, =(тп,+1) Р,+4 Р, (ш.+5) Г (4)где ш; = еп (1 ор 11 , ) +1,Выбирая значения К;=10 , где 1= 0,1,2, в соответствии с формулой (1) получают значения девиациичастоты в единицах, десятых, сотых 40ои т,д. долях герца,Повьпиая величину К., уменьшают1значения второй и третьей составляющих погрешности измерения, основнойвклад вносит первая составляющая погрешности. формула и з о б р е т е н и я1. Измеритель девиации частотных сигналов, содержащий последовательно соединенные блок управления, триггер, вентиль и счетчик, второй вход вентиля подключен к выходу генератора опорной частоты, вход блока управления соединен с первым выходом блока формирования входных сигналов, второй выход которого подключен к входу блока памяти, о т л и ч а ю щ и й с я 89тем, что, с целью повышения точности измерения, введены последовательно соединенные блок деления, блок вычитания и регистр результата, причемпервый и второй входы блока деленияподключены к первому и второму выходам блока памяти соответственно, третий выход которого связан с вторымвходом блока вычитания, второй и третий выходы которого подключены к соответствующим входам регистра результата, выход генератора опорнойчастоты соединен с вторым входом блока управления, второй и третий выходы которого подключены соответственно к третьему и четвертому входам блока деления, второй выход которогосвязан с третьими входами блока вычитания и блока управления, четвертыйвыход которого соединен с входом блока формирования входных сигналов и свторым входом счетчика, выход которого подключен к пятому входу блока деления. 2. Измеритель по п.1, о т л и - ч а ю щ и й с я тем, что, блок деления выполнен в виде последовательного соединения сдвигающего регистра и сумматора, первый вход сдвигающего регистра является первым входом блока деления, выход сдвигающего регистра связан с первым входом компаратора, а его второй вход соединен с выходом сумматора, второй вхЬд которого подключен к выходу преобразователя прямого кода в дополнительный,вход которого соединен с"выходом перного регистра и вторым входом компаратора, выход которого связан с первым входом элемента И, выход которого соединен с входом первого элемента задержки и первым входом коммутатора, второй вход которого подключен к выходу счетчика, первый вход которого является вторым входом блока деления, а второй вход - третьим входом блока деления и связан с первыми.входами первого и второго регистров и третьим входом сдвигающего регистра, четвертый вход которого связан с выходом первого элемента задержки, апятый вход - с третьим входом счетчика и с выходом второго элемента задержки, вход которого является четвертым входом блока деления и подключен к второму входу элемента И; выход коммутатора связан с вторым вхо 7 1352389 8дом второго регистра, выход которого выход которого. является вторым выхоявляется первым выходом блока деле- дом блока деления, второй вход первония, второй выход счетчика соединен го регистра является пятым входом с входом третьего элемента задержки9 блока деления1352389 Составитель В,Величкиндактор Л.Веселовская Техред Л.Олийнык Коррект Король Производственно-полиграфическое предприятие,гужгород,ул.Проектна Заказ 5562/4 0го кй иРауш 4 Тираж 73 ВНИИПИ Государственнопо делам изобретени 113035, Москва, Ж,Подписимитета СССРткрытийская наб., д.4/5