Устройство аналого-цифрового преобразования узкополосных сигналов

(51)4 Н 0 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ескии институ и Б.Д. Женато льство СССР1/60, 1983,ство СССР1/60, 1985,(57) Изобретен льной и вычисли быт ольз зования сигнало осных применения за счетбразования сигналовспектром частот. Устцифрового преобразова е област ности пр змо бол ст ан ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. Цель изобретения - рас -ния узкополосных сигналов содержит аналоговый инвертор 1, буферный усилитель 2, компаратор 3, ключи 4, 5,6, интегратор 7 амплитуды, интегратор8 фазы, аналого-цифровой преобразователь 9, селекторы 10, 11 фронтов,генератор 12 пусковых импульсов,формирователь 13 стробирующих импульсов, источник 14 опорных напряжений, преобразователь 15 уровня,низкочастотный фильтр 16, триггеры 17,18, 19, элементы И 20-24, сумматор 25,коммутаторы 26, 27, элементы 28-30задержки, инвертор 31, элемент ИЛИ 32,делитель напряжения на резисторах33, 34. Применение аналоговых интеграторов 7 амплитуды и 8 фазы наоснове быстродействующих операционных усилителей с цепями обнуленияпозволяет расширить область применения устройства за счет обработкиузкополосных сигналов с высокойчастотой несущего колебания. 2 ил.1339892 10 15 20 25 ЗО 35 40 45 50 55 входного узкополосного сигнала можно определить по ФормулеФ+АиОи По з-п 2/с 1п= Ь, (зпдй,С)///1 где Б, - амплитуда входного узкополосного сигнала;Й - его центральная частота.Сомножитель (зхпй 3 ) ///Й в правой части выражения при фиксированном а , является величиной постоянной. Поэтому значение интеграла от входного узкополосного сигнала за интервал дТ прямо пропорционально амплитуде этого сигнала. Поскольку сигнал на вход ключа 4 поступает через аналоговый инвертор 1 (фиг. 2 а), а на вход ключа 5 через буферный усилитель 2 без инверсии (фиг. 26), то на входе одного из ключей 4 или 5 в любой момент времени присутствует отрицательный сигнал. (Здесь и далее цифры в подстрочных индексах 0 означают номер узла, выходное напряжение которого показано на диаграмме). Аналоговый инвертор 1 и буферный усилитель 2 имеют одинаковые коэффициенты усиления и время задержки но их выходные напряжения противоположны по знаку, Входной сигнал поступает также на вход компаратора 3, на выходе которого уровень сигнала соответствует 11Лог. 1 , еспи входной сигнал положителен, и чЛог. 0", если сигнал отрицателен (фиг. 26 и в). При появлении на выходе компаратора 3 "Лог,1", на выходе селектора 10 Фронтов формируется короткий импульс, а на выходе селектора 11 Фронтов благодаря инвертору 31 короткий импульс формируется в момент перехода выходного напряжения компаратора 3 с единицы в нуль. Поэтому на выходе элемента ИЛИ 32 при каждом переходе входного сигнала через нуль появляется короткий импульс (фиг2 в и г).Когда в момент о (фиг. 2 д) с выхода генератора 12 пусковых импульсов поступает импульс, триггер 18 переключается в состояние, при котором на его выходе, и следовательно, на.первом входе элемента И 22 присутствует "Лог. 1", При первом, после момента о, переходе входногосигнала через нуль короткий импульс, появившийся на выходе элемента ИЛИ 32, проходит через элемент И 22 на вход формирователя 13 стробирующих импульсов, который из короткого импульса вырабатывает импульс длительностью лС(фиг, 2 е). Короткий импульс с выхода элемента И 22 поступает на второй вход триггера 18, возвращая его в состояние, при котором.на его выходе и, следовательно, на первом входе элемента И 22 имеет место "ЛогО". В результате все последующие короткие импульсы с выхода элемента ИЛИ 32 не проходят на вход формирователя 13 стробирующих импульсов до появления очередного пускового импульса, т.е. до момента взятия следующей пары отсчетов. При положительном входном сигнале на выходе компаратора 3 и, следовательно, на первом входе элемента И 20 присутствует "Лог. 1", а на втором входе элемента И 21, благодаря инвертору 31 - "Лог. О". Стробирующий импульс с выхода формирователя 13, пройдя через элемент И 20 или И 21, открывает на время ЛС тот ключ (4 или 5), на входе которого присутствует отрицательный сигнал. Такимобразом, какова бы ни была полярность входного сигнала, на выходе интегратора 7 амплитуды, выходное напряжение которого инвертировано относительно входного, зафиксируется положительное напряжение, пропорциональное амплитуде входного узкополосного сигнала.Аналого-цифровой преобразователь 9 преобразует это напряжение (прошедшее через коммутатор 26) в цифровой код.Интервал 4 Г выбирается из условия, что мгновенное значение входнОго сигнала в конце интервала дС нижеи уровня ограничения, поэтому нели - 1нейные искажения не влияют на результаты взятия отсчетов амплитуды.Определение отсчетов фазы узкополосного сигнала выполняется путем аналогового интегрирования постоянного положительного напряжения Е на интервале дг. от момента с, до момента ц (фиг. 2 з).Если в моментдУ /ЙС 7 О, то фаза ( ) входного сигнала в моментможет быть определена из0выражения 39892 4 Ч(о) = 2 Р - 2 ЯК 04 С = 2 УЕ, (Т - 4), а если сШ /й ( О,54 о) =- 2 о= 0 (Та/2 - )где Т, = 1/1, - период центральнойчастоты.Следовательно, для определения10 отсчета фазы достаточно вычесть напряжение, пропорциональное д С, в первомслучае от напряжения, пропорциональноТ, а во втором случае - от напряжения, пропорционального Т 0/2.15 Перед поступлением пускового импульса триггер 17 находится в состоянии, при котором на его выходе и,следовательно, на первых входах элементов И 23 и 24 присутствует "Лог.1".20 В таком состоянии элементы И 23 и 24пропускают на входы триггера 19 импульсы с выходов соответственно инвертора 31 и компаратора 3. На выходекомпаратора 3 присутствует "Лог. 1",25 если входной сигнал положителен, и"Лог. О, если сигнал отрицателен.Поэтому, если входной сигнал положителен, импульс с выхода компаратора3 через элемент И 24 поступает на30 второй вход триггера 19, выходнойсигнал которого устанавливает коммутатор 27 в состояние, при котором напервый вход сумматора 25 подаетсяположительное напряжение 2 Е, пропорЗ 5 циональное Т Если входной сигналотрицателен, то импульс с выхода.инвертора 31 через элемент И 23 поступает на первый вход триггера 19,устанавливая коммутатор 27 в состоя 40 ние, при котором на первый вход суМматора 25 поступает положительноенапряжение Е, пропорциональное Т 0/2.Пусковой импульс изменяет состояние триггера 17. В результате на45 его выходе и, следовательно, напервых входах элементов И 23 и 24устанавливается Лог. О 1. В этом состоянии элементы И 23 и 24 не пропускают импульсы с выходов инвертора 315 О и компаратора 3 на входы триггера 19.На выходе триггера 19 зафиксируетсясостояние, которое соответствуетмоменту прихода пускового импульса.На выходе триггера 18 уровень55 "Лог. 1" присутствует от моментадо момента С , т.е. формируется импульс длительностью 41. ;(фиг. 2 з). Этотимпульс поступает на управляющий входключа 6 и открывает его на время л , 5 13398 в течение которого интегратор 8 Фазы интегрирует положительное напряжение Е.Выходное напряжение интегратора 8 фазы интегратора 8 фазы инвертировано5 относительно входного. На выходе интегратора 8 фазы фиксируется отрицательное напряжение, пропорциональное д г. (Фиг. 2 к), которое подается на второй вход сумматора 25. На первом входе сумматора 25 присутствует положительное напряжение 2 Е или Е в зависимости от знака входного сигнала в момент 15Таким образом, на выходе сумматора 25 оказывается зафиксированным напряжение, пропорциональное (С ) (фиг, 2 л), которое через коммутатор 26 поступает на вход аналого-цифрового преобразователя 9 и преобразуется в цифровой код.Импульс с выхода элемента 28 зацержки устанавливает коммутатор 26 в состояние, при котором выходное 25 напряжение интегратора 7 амплитуды поступает на вход аналого-цифрового преобразователя 9 и выдается в коде по выходной информационной шине. Продолжительность этого состояния не. - Осколько меньше половины интервала. дискретизации. Импульс с выхода элемента 29 задержки устанавливает коммутатор 26 в состояние, при котором на вход аналого-цифрового пре. -35 обраэователя 9 поступает напряжение с выхода сумматора 25, пропорциональное фазе входного сигнала. Имнульсы, поступающие на выходную адресную шину, определяют порядок считывания амплитуды и Фазы преобразуемого входного сигнала.Импульс с выхода элемента 30 задержки устанавливает интегратор 7 амплитуды и интегратор 8 Фазы в исходное состояние, а триггер 17 в состояние, когда на его выходе присутствует "Лог.Узкополосный сигнал, поступивший на вход устройства аналого-цифрового преобразования;, может быть подвержен не только двухстороннему симметричному (фиг. 2 а и б), но и од - ностороннему или двухстороннему несимметричному ограничению.При одностороннем нессиметричном ограничении происходит смещение нулевого уровня и, следовательно, на выходе компаратора 3 формируется сиг 92 бнал, у которого длительность "Лог, 1"больше длительности "Лог. 0", еслинапряжение смещения положительно, инаоборот, если напряжение смещенияотрицательно, Преобразователь 15уровня, сдвигая уровень выходногосигнала компаратора 3, превращает егов биполярный с одинаковыми амплитудами положительной и отрицательнойчастей периода. При отсутствии смещения нулевого уровня сигнал на выходепреобразователя 15 уровня оказываетсяравным не только по амплитуде, но ипо длительности положительной и отрицательной частей периода. Следовательно, в этом случае постоянная составляющая напряжения на выходе преобразователя 15 уровня, выделяемаянизкочастотным фильтром 16 равнанулю. При смещении нулевого уровнявходного сигнала длительности положительной и отрицательной частейпериода на выходе преобразователя 15уровня становятся различными и низкочастотный Фильтр 16 выделяет напряжение, пропорциональное по величине и противоположное по знаку смещению. Это напряжение, поступая навхоцную шину через делитель напряжения на резисторах 33 и 34, компенсирует смещение нулевого уровня входного узкополосного сигнала.Применение аналоговых интеграторовамплитуды и Фазы позволяет преобразовать узкополосные сигналы сцентральной частотой на порядок более высокой,чем в известном устройстве. Поскольку в предлагаемом устройстве важна относительная узкополосность колебания, увеличениецентральной частоты позволяет обрабатывать сигналы с более широкимспектром, что расширяет область применения устройства,Формула изобретенияУстройство анапого-цифрового преобразования узкополосных сигналов, содержащее аналоговый инвертор и буферный усилитель, входы которых объединены, аналого-цифровой преобразователь, низкочастотиый фильтр, три триггера, три элемента задержки, компаратор, первый вход которого соединен с выходом делителя напряжения и является входной шиной, второй вход подключен к шине нулевогосоединен с выходом сумматора а выход - с входом аналого-цифрового преобразователя, выходы которого являются выходной информационной Г)шиной, первый и второй выходы источника опорных напряжений соединены соответственно с первым и вторым информационными входами вто рого коммутатора, выход которогоподключен к первому входу сумматора, второй вход которого через последовательно соединенные интегратор фазы и третий ключ соединен с вторым 1 Б информационным входом второго коммутатора, первый и второй управляющие входы которого подключены соответственно к прямому и инверсному вы" ходам третьего триггера, входы уста новок в " 1" и "О" которого соединены с выходами соответственно четвертого и пятого элементов И, второй вход четвертого элемента И подключен к выходу инвертора, второй 25 вход пятого элемента И соединен свыходом компаратора и через преобразователь уровня - с входом низкочастотного фильтра, входы обнуления интеграторов амплитуды и фазы объе динены и подключены к выходу первогоэлемента задержки, вход которого через последовательно соединенные второй и третий элементы задержки.подключен к выходу формирователя стробирующих импульсов и к второму входу первого элемента И, выходы первого и второго элементов И соединены с управляющими входами соответственно первого и второго ключей, 40 управляющий вход третьего ключа соединен с прямым выходом первого триггера, вход установки в "О" которого подключен к выходу третьего элемента И, выходы второго и третьего эле ментов задержки соединены соответственно с первым и вторым управляющими входами первого коммутатора и являются вйходной адресной ши - ной. 7 1339892потенциала, а выход соединен с входом первого селектора фронтов, с первым входом первого элемента И ичерез инвертор - с первым входомвторого элемента И и входом второгоселектора фронтов, выход которогосоединен с первым входом элементаИЛИ, второй вход которого подсоединен к выходу первого селектора фронтов, а выход - к первому входу третьего элемента И, выход которого подключен к входу формирователя стробирующих импульсов, а второй вход - кпрямому выходу первого триггера,вход установки в "1" которого соединен с выходом генератора пусковыхимпульсов и объединен с входом установки в "О" второго триггера, входустановки в " 1" которого подключенк выходу первого элемента задержки,прямой выход второго триггера соединен с первыми входами четвертогои пятого элементов И, первый и второй. входы делителя напряжения соединены соответственно с шиной нулевого потенциала и выходом низкочастотного фильтра, вторые входы пер -вого и второго элементов И объединены, о т л и ч а ю щ е е с я тем,что, с целью расширения области применения за счет обеспечения возможности преобразования сигналов с широким спектром частот, в него введеныпреобразователь уровня, сумматор,два коммутатора, иСточник опорныхнапряжений, интегратор фазы и интегратор амплитуды, три ключа, информационные входы первого и второго изкоторых соответственно подключены квыходам аналогового инвертора ибуферного усилителя, вход которогоявляется входной шиной, выходы первого и второго ключей объединены исоединены с информационным входоминтегратора амплитуды, выход которого соединен с первым информационным входом первого коммутатора, второй информационный вход которого1339892 е тель Н. КапитанМ.Ходанич Сост Техр ректор В,Бутя Заказ 4351/56 ВНИИПИ Государст по делам изо 113035, Москва, Бодпи ета СС крытий4/5 водственно-полиграфическое едактор Л. Гратилл Тираж 901енного комитретений и отЖ, Раушская иятие, г. Ужгород, ул, Проектная, 4