Устройство для выделения посылок сигналов

(51)4 Н 04 Т, 7/02 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТ 8 ЕККЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕКИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ ВЪЩЕЛЕНИЯ ПОСЪ 1 ЛОК СИГНАЛОВ(57) Изобретение относится к областисвязи и может быть применено длясогласования работы многоканальногоприемника с удаленными передатчиками, Целью изобретения является повышение достоверности, Устройство длявыделения посылок снгналов содержиткоммутатор 1, счетчик 2 адреса, элемент НЕ 3, генератор 4 тактовых импульсов, первый блок 5 памяти, регистр 6, фазовый дискриминатор 7,блок 8 сдвига, полусумматор 9, счетчик 10 длительности посылки, блок 11 элементов И и второй блок 12 памяти. При этом входная информация подается на М входов устройства и в каждом канале Формируются Фронты сигналов с разделением во времени, определяется длительность между значащими моментами путем синхронного отсчета времени от предыдущего до последующего фронта, и на выходах устройства по адресу канала на каждый фронт сигнала выдается значение посылки кра- й1 р евые искажения которой при приеме менее 507, 4 ил,1 1Изобретение относится к областисвязи и может быть применено длясогласования работы многоканальногоприемника с удаленными передатчикамиПеаью изобретения является повышение достоверности.На Фиг. 1 изображена Функциональная схема устройства для выделенияпосылок сигналов; на Фиг,2 а-ж -диаграммы работы устройства по временным позициям; на фиг,З а-е - диаграммы Формирования Фронтов по временным позициям; на Фиг.4 (а-и)временные диаграммы регистрации посылки по длительности,Устройство для выделения посылок сигналов (Фиг.1) содержит коммутатор 1,счетчик 2 адреса, элементНЕ 3, генератор 4 тактовых импульсов, первый блок 5 памяти, регистр6, фазовый дискриминатор 7, блок 8сдвига, полусумматор 9, счетчик 10длительности посылок, блок 11 элементов И и второй блок 12 памяти.Входы коммутатора 1 соединеныс информационными входами 13.1,13.213,М устройства, где И -число обрабатываемых каналов, а вы. -ход подключен к информационному входу блока 8 сдвига и первому входуполусумматора 9,Первый выход генератора 4 тактовых импульсов подключен к входам Запись" блока 8 сдвига и первого бло -ка 5 памяти, а второй выход - к входу счетчика 2 адреса и через элементНЕ 3 к входам "Считывание" (тактовым входам) блока 8 сдвига и регистра 6. Выходы счетчика 2 адреса соедииены с адресными входами коммутатора1, первого блока 5 памяти, блока 8сдвига и второго блока 12 памяти,Второй вход полусумматора 9 подключен к выходу блока 8 сдвига, а выход - к первым входам блока 11 элементов И и тактовому входу Фазового дискриминатора 7,Информационные входы 14, 1, 14,Кпервого блока 5 памяти подключенысоответственно к выходам блока 11элементов И, а выходы - к входам регистра 6, выходы которого соединеныс входами счетчика 10 длительностипосылки.Прямые выходы счетчика 10 длительности посылки подключены к вторымвходам блока 11 элементов И, а инверсные выходы 15.115.К - к 338090 2первым входам фазового дискриминатора 7, вторые входы которого соединены с выходами второго блока 12 памяти, Выход 16 полусумматора 9 ивыход 17 Фазового дискриминатора 7являются выходами устройства.Коммутатор 1 предназначен длясканирования каналов по временнымпозициям и может быть выполнен намикросхемах типа 133 КЛ 5,Счетчик 2 адреса предназначендля Формирования кода адреса на выходах и является двоичным счетчиком,может быть выполнен на микросхемахтипа 133 ИЕ 5,Генератор 4 тактовых импульсоввыдает серию импульсов для переключения счетчика 2 адреса и серию импульсов той же длительности, но симпульсом положительной полярности,ограниченным по переднему и заднему фронтам (Фиг,2 а, е).Первый бпок 5 памяти предназначен для хранения показаний счетчика10 длительности посылки от цикладо цикла по каждой временной позиции (по каждому каналу) и может бытьвыполнен на микросхемах 155 РУ 2.Регистр 6 предназначен для хранения информации, считанной с первого блока 5 памяти в период временной позиции, так как в той же временной позиции производится запись впервый блок 5 памяти, и может бытьвыполнен на микросхеме типа 133 ТМ 5,133 ТМ 7.Фазовый дискриминатор 7 по кодамвремени регистрирует посылку, определяет рассогласование последующего40фронта от константы, которая имеетдлительность посылки на оси временис учетом краевых позиций, и можетбыть выполнен на микросхеме типа133 ИМЗ.45Блок 8 сдвига предназначен дляхранения проб информации по каждомуканалу (по одной пробе на канал) иможет быть выполнен на микросхемах155 РУ 2 и 133 ТМ 2,Полусумматор 9 предназначен дляформирования Фронта сигнала по каждому каналу (Фиг,3 а-е) и может бытьвыполнен на микросхеме типа 133 ИМ 2,Счетчик 10 длительности посылкипредназначен для определения длительности посылки в коде времени и можетбыть выполнен на сумматоре типа133 ИМЗ.3 13380Вторым блоком 12 памяти для хранения кода константы по каждому каналу, который зависит от скорости принимаемой информации, может быть ЛЗУ или микросхема 155 РУ 2, 185 РУ 3 с предварительной записью кода константы по каждому каналу.Блок 8 сдвига содержит последовательно соединенные третий блок 18 памяти и триггер 19, тактовый вход ко торого соединен с входом Считывание" блока 8 сдвига, а выход - с выходом блока 8 сдвига. Информационный вход третьего блока 18 памяти подсоединен к информационному входу блока 8 сдви га, адресные входы - к его адресным входам, а вход нЗаписьн - к входу "Запись" блока 8 сдвига.Счетчик 10 длительности посылки содержит сумматор 20 и элементы НЕ 20 2 1. 1. 2 1.К, входы которых подключены к выходам сумматора 20, являющимися прямыми выходами счетчика 10 длительности посылки, инверсными выходами 15.115.К являются выхо ды элементов НЕ 2 1,1,.2 1.К. Первые входы сумматора 20 подключены к входам счетчика 10 длительности посылки, причем вторые входы сумматора 20 объединены и соединены с корпусом, 30 а на третий вход младшего разряда подается "1".Блок 11 элементов И содержит элементы 22.122,К, выходы последних подключены к вторым входам элементов И 23.123.К, к первым входам которых подключены вторые входы блока 11 элементов И, при этом первые входы блока 11 элементов И соедииены с входами элементов НЕ 22.1 22.К, а информационные входы 14,114.К первого блока 5 памяти - с выходами элементов И 23.1 23.К. 45Фазовый дискриминатор 7 содержит последовательно соединенные сумматор 24 и элемент И 25. Первые входы Фазового дискриминатора 7 подключены к первым входам сумматора 24, вторые входы которого подключены к вторым входам фазового дискриминатора 7, а третий вход младшсго разряда соединен с корпусом, причем второй вход 55 элемента И 25 подключен к тактовому входу Фазового дискриминатора 7, а его выход - к выходу фазового дискриминатора 7. 90 4На временной диаграмме Фиг.2 повременным позициям 1, 11, ,111,где 1 - номер канала, показаны: атактовая серия на втором выходе генератора 4 тактовых импульсов; бпервый разряд адреса на выходе счетчика 2 адреса; в - второй разряд адреса на выходе счетчика 2 адреса;г - М разряд адреса на выходе счетчика 2 адреса; д - сигнал "Считывание" на выходе элемента НЕ 3; есигнал Запись" на первом выходе генератора 4 тактовых импульсов; жинформация в групповом тракте на выходе коммутатора 1.На временной диаграмме Фиг.3 показаны: а - информация по первомуканалу на первом информационном входе 13.1; б - пробы информации попервому каналу на первом информационном входе 13,1 на выходе коммутатора 1 сигналов в первой (1) временнойпозиции; в - информация по второмуканалу на втором информационном входе13,2; г - пробы информации по второму каналу на втором информационномвходе 13,2 на выходе коммутатора 1сигналов во второй (11) временнойпозиции; д - фронты сигналов по первому каналу в первой (1) временнойпозиции; е - фронты сигналов по второму каналу во второй (11) временнойпозиции,На временной диаграмме фиг.4 показаны: а - информация на входе одного канала: б - пробы информации поданному каналу в соответствующейвременной позиции на выходе коммутатора 1 сигналов; в - фронты сигналовпо данному каналу на выходе полусумматора 9; г, д, е, ж - разряды счетчика 10 длительности посылки на входах Фазового дискриминатора 7; и -сигнал регистрации посылок на выходе фазового дискриминатора 7.Устройство для выделения посылоксигналов работает следующим образом.Входные сигналы И каналов поступают на информационные входы 13. 1,13.213.3 устройства, которыесоединены с соответствующими входами коммутатора 1.Генератор 4 тактовых импульсоввыдает серию импульсов (фиг,2 а), которая поступает на вход счетчика 2адреса и осуществляет переключениесчетчика 2 адреса (Фиг,2 б, в, г).Счетчик 2 адреса имеет Р разрядови с каждым тактовым импульсов выда38090 6 5 13ет циклически код адреса в двоичномкоде на входы первого 5, второго12 и третьего 18 блоков памяти и коммутатора 1.Каждый канал имеет свой адрес, покоторому осуществляется обработкаинформации данного канала,На выходе коммутатора 1 присутствует информация в виде проб посылок, соответствующих коду адреса от1-го до М-го каналов (фиг.2 ж).В каждую временную позицию в соответствующем ей адресе проба сигнала с выхода коммутатора 1 записывается в третий блок 18 памяти блока 8сдвига сигналом "Запись" (фиг,2 е).В том же адресе следующего циклапроба сигнала переписывается из блока 18 памяти в триггер 19 сигналом"Считывание" (фиг.2 д). На полусумматоре 9 предыдущая проба сигнала свыхода триггера 19 сравнения с текущей пробой сигнала с выхода коммутатора 1. При этом текущая проба сигнала записывается в третий блок 18памяти сигналом ЗаписьПри сравнении двух проб сигналовна полусумматоре 9 на его выходеформируется фронт сигнала в соответствующей временной позиции, если пре -дыдущая и текущая пробы сигнала имевходах полусумматора 9 (фиг.3 а-е).По фронту сигнала с выхода полусумматора 9 через блок 11 элементовИ обнуляется первый блок 5 памяти.По информационным входам 14.114.Кпервого блока 5 памяти поступают всенули с выходов блока 11 элементов И,так как сигнал "Фронт" запрещаетпрохождение информации с выхода сумматора 20 через блок 11 элементовИ, и сигналом "Запись" с выхода генератора 4 тактовых импульсов по данному каналу в первый блок 5 памятизаписываются все нули. В том же адресе следующего цикла с выходов первого блока 5 памяти код времени в виде нулей переписывается в регистр 6сигналом "Считывание" с выхода элемента НЕ 3. С выхода регистра 6 кодвремени из всех нулей поступает навходы сумматора 20 счетчика 10 длительности посылки, где к нему прибавляется " 1" в младшем разряде, и через блок 1 1 элементов И код временипоступает на информационные входы14. 114.К первого блока 5 памяти. 510 5 20 25 30 35 40 45 50 55 ФСигналом "Запись в той же временной позиции код времени записываетсяв первый блок 5 памяти. Таким образом производится подсчет проб сигналов по каждому каналу от предыдущего до последующего фронта. При каждом обращении к каналу к предыдущему значению кода времени прибавляется "1",Если в соответствующем коде времени выбрать константу, которая составляет 3/4 длительности бинарной посылки (фиг.4 а, Л-константа), то попоследующему фронту сигнала можно определить одно- или двукратную длительность принимаемой посылки.На оси времени (фиг.4 а-и) каждойпробе сигнала соответствует код времени (фиг.4 г-ж) на выходе сумматора 20, который увеличивается на единицу по каждой пробе посылки, начинаяс фронта сигнала, На основании правил сложения и вычитания двоичных чисел по каждому фронту сигнала на фазовом дискриминаторе 7 определяется одно- или двукратная длительностьпринимаемой посылки.Вычитая код времени, соответствующий фронту сигнала, из постоянногокода константы на сумматоре 24 фазового дискриминатора 7, на выходе сумматора 24 получается сигнал " 1", если посылка однократной длительности,и сигнал "0", если посылка двукрат ной длительности. Причем, константавыбирается, исходя из искажений элементарной посылки, около 507. Например, при К = 4 - четырехразрядныйсчетчик 10 длительности посылки,константа равна 0110, т.е. 3/4 длительности элементарной посылки наоси времени (фиг.4 а-и). Следовательно, константа в коде времени зависит от скорости принимаемой информации. Предварительно для каждогоканала константа записывается во второй блок 12 памяти по соответствующим адресам.При считывании константа в кодевремени подается с выхода второгоблока 12 памяти на вторые входы сумматора 24 фазового дискриминаторана первые входы которого подается инверсное значение кода времени, соответствующее фронту сигнала с выходов элементов НЕ 2 1.121.К. Врезультате сложения на выходе сумматора 24 присутствует конечный ре;эультат: однократная посылка - сигнал " 1", двукратная - "О". Одновременно на параллельных выходах сумматора 24 присутствует код времени,показывающий длительность от фронта сигнала до точки отсчета.Сигнал о длительности посылки с выхода сумматора 24 поступает на первый вход элемента И 25, на второй вход которого подается фронт посылки. Таким образом, на выходе 17 фазового дискриминатора сигнал о длительности посылки будет присутствовать по Фронту посыпки.Рассмотрим работу устройства для 15 выделения посылок сигналов по одному каналу.Информация, которая поступает на вход коммутатора 1, стробируется в соответствии с адресом канала. На 20 выходе коммутатора 1 формируются про бы информации по данному адресу. Первая проба информации записывается сигналом "Запись" (фиг.2 е) в третий блок 18 памяти блока 8 сдвига. 25В следующем цикле по тому же адресу из третьего блока 18 памяти проба информации переписывается в триггер 19 сигналом "Считывание" с выхода элемента НЕ 3 (Фиг.2 д), а сигна О лом "Запись" последующая проба информации записывается в третий блок 18 памяти. На выходе триггера 19 по данному адресу присутствует предыдущая проба информации. На входы полу- сумматора 9 поступает предыдущая проба информации с выхода блока Й сдвига и текущая проба информации с выхода коммутатора 1. Таким образом, при сравнении проб информации на по лусумматоре 9 Формируется Фронт сигнала, если на его входах сигналыПо Фронту сигнала с выхода полу- сумматора 9 на входы элементов И 45 23,1. ,23,К блока 11 элементов И через элемент НЕ 22.1, ,22.К поступает сигнал запрета для обнуления первого блока 5 памяти. Сигналом "Запись" в первый блок 5 памяти по вхо дам 14,1, ,14,К по Фронту сигнала записываются нули, В следующем цикле сигналом "Считывание нули переписываются в регистр 6 с выходов первого блока 5 памяти, затем на сумматоре 20 счетчика 10 длительностипосылки к ним прибавляется 1 в младшем разряде сумматора 2 О , С вых о 90 8дов сумматора 20 счетчика 1 О длительности посылки полученная сумма через элементы И 23.123.К записывается в первый блок 5 памяти сигналом "Запись, В последующем с каждым циклом к предыдущей сумме на сумматоре 20 прибавляется " 1" до последующего фронта. По последующему фронту синала на сумматоре 24 фазового дискриминатора 7 из константы на выходе второго блока 12 памяти вычитается значение кода времени по данному фронту или прибавляется его инверсное значение с выходов элементов НЕ 21.1,21.К. В этом случае на выходе сумматора 24 при однократной посылке формируется "1", при двукратной - "0" (Фиг,4 а-и). Таким образом, на выходе 16 полусумматора 9 присутствует фронт посылки, а на выходе 17 фазового дискриминаторазначение посыпки по фронту в соответствующей временной позиции. Формула изобретенияУстройство для выделения посылок сигналов, содержащее коммутатор, входы которого являются информационными входами устройства, последовательно соединенные блок сдвига и полусумматор, последовательно соединенные первый блок памяти и регистр, фазовый дискриминатор, тактовый вход которого соединен с выходом полусумматора, генератор тактовых импульсов и счетчик адреса, выходы которого подключены к адресным входам коммутатора, блока сдвига и первого блока памяти, причем первый выход генератора тактовых импульсов соединен с входом записи блока сдвига, а второй выход - с входом счетчика адреса и через элемент НЕ - с вторым тактовым входом блока сдвига и тактовым входом регистра, выход коммутатора подключен к информационным входам блока сдвига и полусумматора, а выходы последнего и фазового дискриминатора являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности, в него введены счетчик длительности посылки, входы которого соединены с выходами регистра, блок элементов И, первые входы которого подключены к выходу полусумматора, вторые входы - к прямым выходам счетчика длительности посылки,а9 1338090 10выходы - к входам первого блока па- чика длительности посылки, вторые мяти, и второй блок памяти, адрес- входы - к выходам второго блока памяные входы которого соединены с выхо- ти, а первый выход генератора такто" дами счетчика адреса, при этом пер- вых импульсов соединен дополнительвые входы фазового дискриминатора 5 но с входом записи первого блока паподключены к инверсным выходам счет- мяти. 1 е и 11 МММММЛЛЛЛМЮМ ЮЛЙЙЙММЮЫ%0 3 ф дйЮЮЮййййМЮЮУЮЮУЫййййййЫ Э 7 Э РО 010101 1010 00 У 100 01 0 100 10 00011100001 0 00000011 1 Г 1 100 фисР Ефанов Корректор М,Щарош оставитель ехред В,Ка едактор А.Маковска Заказ 4147/57 Тираж 638 ВНИИПИ Государственн по делам изобрете 3035, Москва, Ж, Г