Устройство для цифровой фильтрации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9)8 5 353 Ш 4 6 фрр,-,я 4 НИЕ ИЗОБРЕТЕН ЛЬСТВУ АВТОРСН(57) Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем, функционирующих в реальном масштабе времени. Цель изобретения- упрощение устройства. Поставленная цель достигается за счет того, что устройство для цифровой фильтрации состоит йэ 1 вычислительных блоков (1 - длина входной последовательности) и блока управления. Причем каждый вычислительный блок содержит узел постоянной памяти, регистр коэффициента, умножитель, сумматор, регистр результатов и коммутатор, а блок управления - счетчик 9 коммута- сУе тор 10, дешифратор 11 и элемент И 11 И-НЕ 2. 2 ил 1 табл.(21) 3 (22) 1 (46) 2 (71) К тут им социал 75795/24-24.1211748,5222218,блик. 1977льство ССС Японии 7/39, о е свиде 1986. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТР13255Изобретение относится к вычислительной технике и может быть использовано при построении вычислительныхсистем, Функционирующих н реальноммасштабе времени5Цель изобретения - упрощение устройства.На фиг. изображена. схема устройства для цифровой фильтрации; нафиг. 2 - схема вычислительного блока.В таблице дана диаграмма работыустройства при фильтрации двумерныхсигналов (1 с = 3, И = 5)15Устройство содержит 1 с вычислительных блоков 1.1, 1,2, , 1,1 с,блок 2 управления,Вычислительный блок 1.1 (Фиг.2,- 1,1 с) содержит узел 3,1 постоянной памяти (емкостью с 1 ячеек), регистр 4.3 коэффициента., умножитель5.1, сумматор 6,1, регистр 7,1 результатов, коммутатор 8.1.Блок 2 (фиг.1) содержит счетчик 259, коммутатор 1 О, дешифратор 11 иэлемент ИЛИ-НЕ 12.При выполнении фильтрации одномерных сигналов согласно Формуле30у(п) =ы Ц)х(п-+1)1 й 1п=1 с,1 с+1 Ыустройство работает следующим образом,Во время этой операции под воздействием сигнала "Одномерная обработ".ка , поступающего на вход заданиярежима работы устройстна, на выходе 40элемента ИЛИ-НЕ 12 формируется уро"вень логического 0, переданаемыйна управляющий вход коммутатора 8,3.Под воздействием этого же сигнала"Одномерная обработка" на выходе ком" 45мутатора 10 пропускается код числапередаваемый на адресные входыузлов постоянной памяти 3,1, в результате чего из ячейки с адресом 1 ссчитывается коэффициент ы(1 с-,1+1), 50который в течение всей операции Фиксируется в регистре 4,3 коэффициента,Через промежуток времени, равный покрайней мере одному такту с моментаподачи сигнала "Одномерная обработ"ка" на вход умножителя 5.1 блока1.1 со скоростью одного отсчета натакт начинают поступать отсчеты входной последонательности х(1),11 2х(2) х(11) (на второй информационный вход коммутатора 8,1 блока.1.1 постоянно подается код "О"),С целью упрощения описания дальнейшей работы устройства определим базовую операцию А, под которой понимают повторяющуюся совокупность действий, ныполняемых в течение одного такта н блоке 1.1, Базовая операция А выполняется следующим образом. В исходный момент времени в регистре 7,1 результата хранится некоторый промежуточный результат Ь.1, а некоторый операнд А.3 поступает на второй вход умножителя 5,1, на первый вход которого с выхода регистра коэффициента 4.1 поступает коэффициент ы(1 с+1). Затем умножитель 5.1 формирует произведение ы (1 с+ 1) А. 1, которое поступает на первый вход сумматора 6,.1, Одновременно с выхода регистра результатов 7,1-1 на второй информационный вход коммутатора 8,1 поступает промежуточный результат Ъ.1-1, который (поскольку на управляющий вход коммутатора 8.1 подан логический "О") передается на второй вход сумматора 6.3, Затем сумматор 6.1 Формирует сумму ы(1 с+1) А.1 + + Ъ 1-1, которая с приходом тактового импульса записывается н регистр 7,1 результатов.Рассмотрим Формирование произвольного отсчета у(п) выходной последовательности согласно выражению у(п)=ы(1 с)х(п-с+1)+ы(1 с)х(пс+2)+++ со(1)х(п) .Такт и-с+1, На первый вход умно- жителя 5.1 поступает новый входной отсчет х(пс+1), В блоке 1,1 выполняется базовая операция А, в результате которой сумма у(п) = О + + ы(1 с)х(п-с+1) записывается н регистр 7.1 результатов.Такт ас+2, На вход умножителя 5.2 поступает новый входной отсчет х(п-с+2). В блоке 1,2 выполняется базовая операция А, в результате которРй сумма у(п)= у(п), + + и(1 с"1)х(п-с+2) записывается в регистр 7,2 результатов,Такт ис+3. На вход умножителя 5,3 поступает новый входной отсчет х(пс+3), В блоке 1,3 выполняется базовая операция А в результате которой сумма у(п)ъ == у(п) + ы(К)х(п-К+3) записывает-ся в регистр 7.3 результатов.Такт и-. В блоке 1.1 свыполняется базовая операция А, в результате которой сумма у(п) , 1 = у(п) .т +5+ о(2)х(п-) записывается в регистр7. 1 с,Такт и, В блоке 1,К выполняетсябазовая операция А, в результате которой окончательное значение у(п)= у(п) 1, = у(п) ,+ ы(1)х(п) записывается в регистр 7.К, откуда поступает на выход устройства.Таким же образом выполняется кор"реляция одномерньпс сигналов с тойлишь разницей, что в узле 3.1 постоянной памяти в ячейке с адресомК хранится коэффициент ю(1).При выполнении фильтрации двумерных сигналов согласно выражениюу(в,п) = ю(В,3)х(ш-й+1,и+1),:1 Е 1где в,п = 1 с,1 с+1 Б, устройствоработает следующим образом. В исходном состоянии счетчик 9 по модулю К обнулен. Затем на вход зада" ния режима работы устройства поступа- З 0 ет сигнал "Двумерная обработка , под воздействием которого счетчик 9 начинает реагировать на поступающие на его вход тактовые импульсы, осу ществляя их счет по модулю 1 с. Под воздействием этого же сигнала "Двумерная обработка" на вход коммутатора 10 пропускается содержимое счетчика 9, передаваемое затем на адресный вход узлов 3. постоянной памяти. 40 В результате этого в течение такта с номером Т (где Т = 1,2) таким, что Т = (1-1) из ячейки узла 3.1 постоянной памяти с адресом 2-1 происходит микрооперация считывания коэффициента ы(1 с+1, 1 с+1), который в течение следующего такта фиксируется в регистре 4, коэффициента, Содержимое счетчика 9 дешифрируется также с помощью Дешифратора 11 на 50 выходе которого в течение такта с номером Т таким, что Т = 1 вой вырабатывается уровень логической "1", под воздействием которого на выходеэлемента ИЛИ-НЕ 12 формируется уровень логического "О, передаваемый на управляющий вход коммутатора 8.3. В течение остальных тактов на выходе элемента ИЛИ-НЕ 12 вырабатывается/ 14уровень логической , передаваемый на управляющий вход коммутатора 8,1.Таким образом, в течение такта с номером Т таким, что Т = 1 вос 11 н блоке .1 выполняется базовая операция А. В течение остальных тактов в блоке .3 выполняется базовая операция В, которая от базовой операции А отличается лишь тем, что коммутатор 8. (поскольку на его управляющий вход поступает логическая "1") передает на второй нход сумматора 6.3 промежуточный результат Ь.1,хранящийся в регистре 7.1 результатов. Через промежуток времени, равный одному такту с момента подачи сигнала "Двумерная обработка", на первые входы всех .умножителей 5.3 ( = 1,К) со скоростью одного отсчета на такт начинают поступать отсчеты входного массива х(ш,п) таким образом, что выполняется следующая закономерность. В течение тактов (шс)КН+1-(вс+1)1 сН (где ш = К,К+1. М) поступают те отсчеты входного массива, которые принадлежат строкам с номерами от (вс+1) до в. При этом указанные устроки передаются по столбцам, т.е. в следующем порядке: х(вс+1,1), х(шс+2,1) х(ш,1), х(ш-К+1,2), х(в-К+2,2) х(в,2) х(вс + + 1,Н), х(шс+2,И) х(в,Н).Таким образом, в течение тактов (шс)М+1-(вс+1)И на вход умножителя 5.1 поступают те отсчеты входного массива, которые участвуют в формировании в-й строки выходного массива, содержащей следующие отсчеты: у(в,1 с), у(ш,1 с+1) у(в,Я).Рассмотрим формирование произвольного отсчета у(в,п) ныходного массива согласно выражению у(в,п) = ы(1 с,1 с)х(шс+1)+ис+1)+ со(К,1 с)х(вс+2, ис+1) ы(1,К)х(в,пс+1) + + ы(1 с,1 с)х(вс+1),пс+2)+ ц)(1 с,К -1)х(вс+2, ис+2) м(1,1)( х (шип)Такт Н. = (ш-К)М+(и-К)К+1. На вход умножителя 5.1 поступает входной отсчет х(шс+1), ис+1). В блоке 1.1 выполняется базовая операция А, в результате которой н регистр 7.1 результатов записывается сумма у(в,ш) = О+со(1 с,К)х(вс+1),п-с+1) .Такт 1 с+ . На вход умножителя 5.1 поступает новый входной отсчет х(вс+2, ис+1), В блоке 1.1 выпол 5 1 З 255 няется базовая операция В, в результате которой в регистр 7.1 результатов записывается сумма у(тп,п)2у(тп,п)т, + ы(1 с,1 с)х(тс+2,п-с+1).Такт К+1 с. На вход умножителя 5.1 поступает новый входной отсчет х(ш, и"1 с+1). В блоке 1.1 выполняется базовая операция В, в результате которой в регистр 7.1 записывается сумма у(ш,п)1, = х(ш,п)1,+ ы(1,1 с)х(тп,п -1 с+1) .Такт К+с. На вход умножителя 5.2 поступает новый входной отсчет х(тпс+1, ис+2), В блоке 1.2 выполняется базовая операция А, в реэуль" 1 тате. которой в регистр 7,2 результатов записывается сумма у(ш,п)1 т = у(ш,п)+ и(1 с,1 с)х(шс+1, ис+2),Такт К+с+1, На вход умножителя 5,2 поступает новый входной отсчет 20 х(ас+2, ис+2), В блоке 1,2 выполняется базовая операция В, в результате которой в регистр 7.2 записывается сумма у(пт,п)1 = у(тп,п) ьл + + т,(1 с, 1 с)х(тпс+2, ис+2). 25Такт К+с +1. На вход умножителя 5,1 с поступает новый входной отсчет х(ш+1,п). В блоке 1.1 с выполняется базовая операция В, в результате которой в регистр результатов записыва ется сумма у(ш,п)1,2, = у(пт,п)т,т + + м (2,1) х(в+1,п)Такт К + 1 с .На входумножителя 5.1 с поступает входной отсчет х(а,п), В блоке 1.1 с выполняется базовая операция В, в результате которой в регистр 7.1 с записывается сумма у(тп,п) = у(ш,п) т. = У(тп,п)+ ы(1,1)х(пт,п), которая с выхода регистра 7,1 с поступает на выход устройства. 40Таким же образом выполняется операция корреляции двумерных сигналов с той лишь разницей, что в ячейке узла 3. постоянной памяти с адресом т.-1 хранится коэффициент м(,1)45Формула изобретенияУстройство для цифровой фильтрации, содержащее с вычислительных бло ков (1 с-длина входной последовательности) и блок управления, первый и второй входы которого являются входами задания соответственно режима работы и точностных характеристик тстройства, причем т.-й (т. = 1,1 с) вы 1 6числительный блок содержит узел постоянной памяти, регистр коэффициента,умножитель, сумматор, коммутатор ирегистр результатов, выход которогоподключен к первому информационномувходу коммутатора, выход умножителяподключен к первому входу сумматора,выход и второй информационный входкоторого подключен соответственно кинформационному входу регистра результатов и выходу коммутатора, выходузла постоянной памяти подключен кинформационному входу регистра коэффициента, выход которого подключенк первому входу умножителя, а второйинформационный вход коммутатора первого вычислительного блока являетсяпервым информационным входом устройства, о т л и ч а к щ е е с я тем,что, с целью упрощения устройства,первый выход блока управления подключен к адресным входам узлов постоянной памяти всех вычислительных блоков, вторые входы умножителей которых соединены между собой и является вторым информационным входом устройства, выход регистра результатов-го ( =- 1, 1 с-) вычислительногоблока подключен к второму информационному входу. коммутатора Ц+1)-говычислительного блока, а выход регистра результатов 1 с-го вычислительно"го блока является информационным выходом устройства, управляющие входыкоммутаторов всех вычислительных блоков соединены между собой и подключены к второму входу блока управления, причем блок управления содержитсчетчик, коммутатор, дешифратор иэлемент ИЛИ-НЕ, первый вход которого подключен к выходу дешифратора,вход которого соединен с первым инФормационным входом коммутатора иподключен к информационному выходусчетчика, установочный вход которогосоединен с вторым, входом элементаИЛИ-НЕ, управляющим входом коммутатора и является вторым входом блокауправления, первым входом которогоявляется второй информационный входкоммутатора, счетный вход счетчикаявляется тактовым входом устройства, а выход коммутатора и выход элемента ИЛИ-НЕ являются соответственно первым и вторым выходами блокауправления,19 Составитель А.БарановТехред И.Попович Заказ 3112/ Тираж 672 НИИПИ Государственного ко по делам изобретений и 13035, Москва, Ж, РаушПодписно В оиэводственно-полиграфическо приятие, г.уж л.Проектна едактор М,Блана тета СССкрытийая наб 1 ОПродолжение таблицы рректор Е,Рошко