Устройство для определения свойств полноты логических функций

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК Я)4 С 06 Р 7 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 6О/24-24 тельство СССР Р 7/00, 1984,(61) 11704 (21) 39676 (22) 02.09 (46) 07.03 (72) О.И.С (53) 681,3 (56) Автор Мф 1170446,87. Бюл. идоренко(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯСВОЙСТВ ПОЛНОТЫ ЛОГИЧЕСКИХ ФУНКЦИЙ(57) Изобретение относится к вычислительной технике, может быть использовано для распознавания функциональной полноты систем логических функ-.ций при проектировании цифровых устройств, а также для контроля и поис5383 129. ка неисправностей в устройствах путем анализа логических свойств булевых функций, описывающих временные диаграммы их Функционирования, и является усовершенствованием изобретения по авт.св. У 170446, Целью изобретения является повышение достоверности контроля входной информации путем дополнительного определения коэффициентов немонотонности, нелинейности и несамодвойственности (коэффициентов логической сигнатуры), Устройство содержит КБ-триггер 1, оперативные запоминающие блоки 2 и 3, триггеры 4 со счетным входом, коммутатор 5 триггерных сигналов, Формирователи б и 7 импульсов, В-триггер 8, регистр 9 сдвига, элементы И 10 и 11, элемент РАВНОЗНАЧНОСТЬ 12, элемент И 13, элемент РАВНОЗНАЧНОСТЬ 14, элемент И 15, регистр 16 памяти, двоичный счетчик 17, ждущий генератор 18 тактов, элемент 19 задержки, КБ"триггеры 20 и 21; шину 22 логической "1", вход 23 ввода, вход 24 сброса, выходы 25 - 29 информации о наборе свойств полноты, выход 30 сигнала окончания работы, вход 31 запускаэлемент 32 задржкц, зцемгцт ИЛИ 33, элементы И 34 - 39, элемент ИЛИ 40, элементы И 41 и 42, коммутаторы 43 - 45 каналов, элемент 46 задержки, двоичные счетчики 47 и 48,информационный вход 49, вход 50 синхронизации, выход 51 ицформации оранге, элемент ИЛИ 5, двоичцые счетчики 53 и 54, накапливающий сумматор55, выход 56 инФормации о коэффициенте несамодвойствецности, выход 57информации о коэффициенте немоцотонности и выход 58 информации о коэффициенте нелинейности. Предлагаемое устройство различает двоичные последовательности с одинаковым рангом,но отличающиеся друг от друга числомпар соседних наборов соответствующих булевых функций, на которых невыполняется свойство монотонности(коэффициентом немонотонности) исвойство линейности (коэффициентомнелинейности), а также числом парпротивоположных наборов, на которыхне выполняется свойство самодвойственности (коэффициентом несамодвойственности). 1 илИзобретение относится к вычислительной технике, может быть использовано для распознавания функциональной полноты систем логических функций при проектировании цифровых устройств, а также для контроля и поиска неисправностей в устройствах путем анализа логических свойств булевых Функций, описывающих временные диаграммы их функционирования, и является усовершенствованием известного устройства по авт.св, В 170446,Целью изобретения является повышение достоверности контроля входной информации путем дополнительного определения коэффициентов немонотонности, нелинейности и несамодвойственности (коэффициентов логической сигнатуры).На чертеже представлена схема устройства.УстройСтво содержит КЯ-триггер 1, оперативные запоминающие блоки 2 и 3,триггеры 4 со счетным входом, коммутатор 5 триггерных сигналов, Формирователи 6 и 7 импульсов, 0-триггер 8, регистр 9 сдвига, элементы И 10 и 11, элемент РАВНОЗНАЧНОСТЬ 12, элемент И 13, элемент РАВНОЗНАЧНОСТЬ 14,элемент И 15, регистр 16 памяти, двоичный счетчик 17, ждущий генератор 18тактов, элемент 19 задержки, КБ-триггеры 20 и 21, шину 22 логической 1,вход 23 ввода, вход 24 сброса, выходы 25-29 информации о наборе свойствполноты, выход 30 сигнала окончания работы,:вход 31 запуска, элемент 32 задержки, элемент ИЛИ 33,элементы И 34 - 39, элемент ИЛИ 40,.элементы И 41 и 42, коммутаторы 43 -45 каналов, элемент 46 задержки, 2 Одвоичные счетчики 47 и 48, информационный вход 49, вход 50 синхронизации, выход 51 информации о ранге,элемент ИЛИ 52 двоичные счетчики53 и 54, накапливающий сумматор 55,3 12953выход 56 информации о коэффициентенесамодвойственности, выход 57 информации о. коэффициенте немонотонностии выход 58 информации о коэффициентенелинейности. 5Устройство работает следующим образом.Перед началом работы по входу 24сброса подается импульс сброса, который устанавливает в нулевое состоя Оние триггеры 1,4 и 8, регистры 9 и16, двоичные счетчики 17, 47, 48, 53и 54 и накапливающий сумматор 55.Одновременно с этим ждущий генератор 18 тактов устанавливается в первое состояние, при котором тактовыеимпульсы с его выхода отсутствуют.КЯ-триггеры 20 и 21 также переводятся в первые (единичные) состояния,при которых подготавливается выдачатактовых импульсов с выхода элементаИ 37 для определения свойств несохранения констант, а с выхода элементовИ 38 - для определения свойства несамодвойственности, Кроме того, с25единичного выхода КЯ-триггера 21 выдается потенциальный сигнал управления на коммутатор 5 триггерных сигналов.30Коммутатор 5 триггерных сигналовпредставЛяет собой комбинационнуюсхему. Его 1-й разряд реализует насвоих выходах следующие логическиефункции:35К;= 1, (СЧ;)Ч В(С ЧЮ);м)сч = )17 Ф; 01где 1- логическая функция первого1 Щвыхода, соединенного с -минформационным Входом вто 40рой группы коммутатора 45каналов;К , - логическая функция второговыхода соединенного сосчетным входом (+1)-госчетного триггера 4.;прямой (неинвертирующий)выход -го счетного триггера 4;инверсный выход -го счетного триггера 4;С - управляющий сигнал с выхода КЯ-триггера 21;11); - управляющИй сигнал с -говыхода регистра 9 сдвига.Так как регистр сдвига после сброса обнуляется, то сигналы коммутациисчетных триггеров 4 с еговыходов отсутствуют, поэтому по входам установки нуля счетныетриггеры 4 разблокируются, а счетныйвход 1-го счетного триггера черезкоммутатор. 5 триггерных сигналовоказывается подключенным к выходупредыдущего (1-1)-го триггера, образуя п-разрядный двоичный счетчик,при этом к информационным входам второй группы коммутатора 45 каналовподключаются инверсные выходы счетных триггеров 4, на информационныхвходах второй группы коммутатора 44каналов появляется двоичный код набора-."Все 011, а на информационныхвходах второй группы коммутатора 45каналов - код набора "Все 1",1С подачей по входу 31 импульсазапуска устройства срабатываетКЯ-триггер 1 и на его выходе появляется потенциал логической "1, переключающий оперативные запоминающиеблоки 2 и 3 в режим записи информации, поступающей на вход 49 у тройства через открывшийся элемент И 4на информационные входы оперативныхзапоминающих блоков 2 и 3, при этомкоммутатор 43 каналов переключаетсяв состояние, когда синхроимпульсы,поступающие по входу 50 устройства,проходят на его выход и далее на входы разрешения работы оперативных запоминающих блоков 2 и 3 и через элемент 46 задержки на вход и-разрядного двоичного счетчика 47, которыйслужит счетчиком адреса. Адреснаяинформация с выходов двоичного счетчика 47 поступает на информационныевходы первой группы коммутаторов 44и 45 каналов, которые после сигналазапуска устройства оказываются подключенными к адресным входам обоихоперативных запоминающих блоков 2 и3. В них, таким образом, записывается по одним и тем же адресам одна ита;ке информация, причем первый битвходной двоичной последовательностизаписывается по адресу "Все О. Одновременно происходит подсчет количества единиц в анализируемой двоичной последовательности, поступающейпо входу 49 устройства, с помощью(и+1)-разрядногс двоичного счетчика48, на счетный вход которого поступает информация, образующаяся навыходе элемента И 42 в результатестробирования входной инфОрмации Свыхода элемент И 41 синхроимпульсами с выхода коммутатора 43 каналов.С подачей по входу 23 ввода импульса ввода КЗ-триггер 1 переключается в нулевое состояние, при котором закрываются элементы И 41 и42, а бба оперативных запоминающихблока переводятся в режим считываниязаписанной информации. При этом запускается ждущий генератор 18 тактови первый же импульс с его выхода через подготовленные элементы И 37 и38 поступает на входы элементов И 10,11 и 35 соответственно, Кроме того,коммутаторы 44 и 45 каналов переклю-чаются так, что к их выходам подключаются информационные входы второйгруппы, т.е, адресные входы блока 2переключаются к счетным триггерам 4,адресные входы блока 3 - к соответствующим выходам коммутатора 5 триггерных сигналов, а через коммутатор43 каналов на входы разрешения работы блоков 2 и 3 начинают поступатьимпульсы с выхода ждущего генератора18 тактов.Элемент И 10 является определителем свойства несохранения константынуль. К моменту поступления первоготактового импульса на один из еговходов с выхода элемента И 37 на дру.гом его входе с выхода блока 2 оказывается подключенным значение булевой функции на нулевом наборе, поэтому, если анализируемая логическаяфункция не сохраняет константу нуль,то тактовый импульс проходит на вы-ход элемента И 10 и переводит первыйтриггер регистра 6 памяти в единичное состояние, фиксируемое на выходе 25 устройства,Аналогично элемент И 11 являетсяопределителем свойства несохраненияконстанты единица. Один из его входов подключается к инверсному выходублока 3, поэтому к моменту поступления первого тактового импульса с выхода элемента И 37 на этом входеоказывается инверсное значение анализируемой функции на наборе "Все 1",Всли анализируемая логическая функция не сохраняет константу единица,то тактовый импульс проходит на выход элемента И 11 и устанавливаетвторой триггер регистра 16 в единичное состояние, фиксируемое на выходе26 устройства.3Первый после ввода тактовый импульс, пройдя элемент 19 задержки, переводит НБ-триггер 20 во второеиПосле перебора 2 состояний на выходе п-го счетного триггера появляется отрицательный перепад напряжения из которого формирователь 7 формирует управляющий импульс. Последний переводит ЕБ-триггер 21 во второе (нулевое) состояние, при котором тактовые импульсы проходят на выход элемента И 39, соединенного с элементами И 13 и 36. Кроме того, импульс с выхода формирователя 7 записывает "1" в 0-триггер 8 и в первый разряд регистра 9 сдвига, при этом на выходе первого разряда регистра 9 сдвига 50 55(нулевое) состояние, при котором запрещается прохождение тактовых импульсов на выход элемента И 37,ипоступает на счетный вход первого 5 триггера двоичного счетчика, .образованного из отдельных счетных триггеров 4 с помощью коммутатора 5 триггерных сигналов. Укаэанный счетчикначинает считать поступающие с эле мента 19 задержки тактовые импульсы, при этом к адресным входам блока2 подключаются через коммутатор 44каналов прямые выходы счетных триггеров 4, а к адресным входам блока 3 инверсные выходы этих триггеров через коммутатор 45 каналов,Таким образом, на выходах элемента РАВНОЗНАЧНОСТЬ 12, являющегосяопределителем свойства несамодвойственности, соединенных с прямыми выходами обоих оперативных запоминающих блоков, в одни и те же моментывремени значения анализируемой лЬгической функции оказываются на противоположных наборах. В случае, еслианализируемая функция является несамодвойственной, то хотя бы на однойпаре противоположных наборов значения функции оказываются одинаковыми.При этом тактовые импульсы с выходаэлемента И 38, опережающие моментыизменения состояний триггеров 4 навеличину, определяемую элементом 19задержки, проходят на выход элемента 35 И 35 и устанавливают третий триггеррегистра 16 памяти в единичное состояние, фиксируемое на выходе 27 устройства. Кроме того, импульсы с выхода элемента И 35 попадают на счетный вход двоичного счетчика 53 в количестве, соответствующем коэффициенту несамодвойственности, результатопределения которого выдается на выход 56 устройства.457 12953 появляется сигнал Р коммутации первого счетного триггера 4, па которому указанный триггер удерживается в нулевом состоянии. Задержанные тактовые импульсы через первый разряд каммута тора 5 триггерных сигналов проходят в обход первого счетного триггера на счетный вход второго триггера, а к первому адресному входу блока 3 через коммутатор 45 каналов оказывается подключенным инверсный выход счетного триггера.Укороченный таким образом на один первый разряд двоичный счетчик, образованный иэ счетных триггеров 4 и разрядов коммутатора 5 триггерных сигналов, продолжает считать тактовые импульсы с выхода элемента 19 задержки, при этом блохи 2 и 3 поочередно подключают к первым входам элемента И 13 и элемента РАВНОЗНАЧНОСТЬ 14 значения анализируемой логической функции на всех парах склеивающихся по первой переменной наборов.Элемент И 13 является определителем свойства немонотонности. Его второй вход соединяется с инверсным выходом блока 3, поэтому в один и тот же момент времени на первых двух входах элемента И 13 оказываются значения анализируемой функции на двух склеивающихся наборах, причем значе- . ние функции на большем из них оказывается проинвертированным. Таким обт 35 разом, если логическая функция является немонотонной, та хотя .бы на одной паре склеивающихся яаборов значение функции на меньшем иэ иих больше, чем на боль- о шем, при этом на первых двух входах элемента И 13 оказывается потенциал логической "1", 1тактовые импульсы, поступающие на его третий вход с выхода элемента И 39, проходят на выход элемента И 13 и устанавливают четвертый триггер регистра 16 памяти в единичное состояние, фиксируемое на выходе 28 устройства. Кроме того, импульсы с выхода элемента И 13 проходят на счетный вход двоичного счетчика 54 в количестве, соответствующем коэффициенту немонотонности, результат определения которого выдается на выход 57 устройства.Одновременно с определением свойства неманотоннасти осуществляется определение свойства нелинейности. Определителем свойства нелинейности является элемент РАВНОЗНАЧНОСТЬ 14, входы которого подключаются к прямым выходам блоков 2 и 3, а выход соединяется с одним из входов элемента И 36. Поэтому, если логическая функция нелинейная, та хотя бы на одной паре склеивающихся па существенной переменной наборов функция принимает одинаковые значения, а тактовые импульсы, поступающие на другой вход элемента И 36 с выхода элемента И 39, проходят на выход элемента И 36 и поступают на счетный вход счетчика 17, В том случае, если ни на одной паре или на всех 2" парах склеивающихся па первой переменной набо-, ров функция принимает одинаковые значения, с выхода элемента И Зб на счетный вход (и) в разрядно двоичного счетчика 17 не поступит соответственно ни одного или поступит ровно 2импульсов, в результате указанный счетчик будет обнулен. и на вход элемента ИЛИ 33, падключе:."- нога своими входами к выходам всех разрядов счетчика 17, будет сформирован потенциал логического "О". После перебора 2состояний на выходе и-го счетного триггера 4 вторично образуется отрицательный перепад напряжения, который через Формирователь 7 перебрасывает триггер первого разряда регистра 9 сдвига в нулевое состояние, обусловленное единичньи состоянием 0-триггера 8, а во второй разряд регистра записывается "1", обусловленная единичным состоянием триггера первого разряда регистра 9 сдвига. Таким образом, с выхода второго разряда регистаа 9 сдвига появляется сигналкоммутации второго счетного триггера 4, который действует ачалогично сигналу Ф т.е. удерживает в нулевом состоянии второй счетный триггер 4, сигнал на счетный вход третьего триггера 4 поступает в обход второго триггера с выхода первага счетного триггера, а на второй адресный вход блока 3 через коммутатор 45 каналов подключается инверсный выход втарсга счетного триггера 4. Импульсы с выхода формирователя 7, пройдя элемент ИЛИ 40, не проходят далее на выход элемента И 34 и не устанавливают пятый триггер регистра16 памяти в единичное состояние.1295383 10 25 фо рмула изобретения Тираж 673 Подписное ВНИИПИ Заказ 618/55 Произв,-полигр. пр-тие, г, Ужгород, ул. Проектная, 4 В любом другом случае, когда число пар склеивающихся наборовпа которых функция принимает одинаковые значения, отличается от чисел 0 и 2, на выходе элемента ИЛИ 33 формируется потенциал логической "1", .Разрешающий прохождение импульса с выхода элемента ИЛИ 40 на вход установки единицы пятого триггера регистра 16 памяти, который устанавливается в единичное состояние, Фиксируемое на выходе 29 устройства и свидетельствующее о нелинейности анализируемой логической Функции, Пройдя элемент 32 задержки, импульсы с выхода элемента ИЛИ 40 производят перепись содержимого счетчика 17 в накапливающий сумматор 55 и по заднему фронту устанавливают в начальное нулевое состояние счетчик 17, подготавливая его к работе по следующей переменной. С выходов сумматора 55 информация о коэфФициенте нелинейности передается на выход 58 устройства.Аналогично происходит работа устройства вплоть до коммутации и-го счетного триггера 4, при этом в регистре 9 сдвига через каждые (2" " ) тактов происходит сдвиг логической "1" в сторону старших разрядов и заполнение младших разрядов логическими "0"После того, как образованный из счетных триггеров 4 двоичный счетчик просчитает 2"состояний с момента коммутации и-го триггера, на выходе (и)-го счетного триггера образуется отрицательный перепад напряжения, который после формирования с помощью формирователя б импульсов проходит через подготовленный элемент И 15 и элемент ИЛИ 40 на вход элемента И 34, а "через элемент 32 задержки - на вход переписи накапливающего сумматора 55, на вход установки нуля счетчика 17, а также на стоп-вход генератора 18 тактов и останавливает его, при этом на выходе 30 появляется импульс окончания работы устройства, сигнализируя о том, что полученные значения логической сигнатуры анализируемой логической функции и ее коэффициентов могут быть считаны из регистра 16 памяти, счетчиков 48,53 и 54 и накапливающего сумматора 55.Предлагаемое устройство характеризуется более высокой достоверностью 5 контроля цифровых блоков, так как дополнительно обеспечивает распознавание ошибок в двоичных последовательностях, соответствующих степени изменения логических свойств немоно Отонности, нелинейности и несамодвойственности, т.е, различает двоичныепоследовательности с одинаковым рангом, но отличающиеся друг от другачислом пар соседних наборов соответствующих булевых функций, на котоРыхне выполняется свойство монотонности(коэффициентом немонотонности) исвойство линейности (коэффициентомнелинейности), а также числом пар 20противоположных наборов, на которыхне выполняется свойство самодвойственности (коэффициентом несамодвойственности),Устройство для определения свойствполноты логических функций поавт.св. У 1170446, о т л и ч а ю -щ е е с я тем, что, с целью повьппения достоверности контроля входнойинформации, устройство содержитчетвертый и пятый двоичные счетчикии накапливающий сумматор, причемсчетный вход четвертого счетчикасоединен с выходом девятого элемента И, счетный вход пятого счетчикасоединен с выходом шестого элемента И, информационные входы накапливающего сумматора. подключены к соотведствующим выходам первого двоичного счетчика, вход переписи накапливающего сумматора подключен к выходувторого элемента задержки, выходы установки нуля четвертого и пятогодвоичных счетчиков и накапливающегосумматора подключены к входу сбросаустройства, а выходы четвертого ипятого двоичных счетчиков и накапли-вающего сумматора являются соответственно выходами информации о коэффициентах несамодвойственности, немонотонности и нелинейности устройства.