Устройство измерения качества каналов передачи дискретной информации

ж :Ь/е,.Ют-",ф"н" : сфСнФвнетека мБр Союз СоветскнхСоцналнстнческнхРеспублнкГосударственный номнтет Сового Министров СССР оа делам изобретений н открытий(45) Дата опубликования описания 05,08,77(54) УСТРОЙСТВО ИЗМЕРЕНИЯ КАЧЕСТВА КАНАЛОВ ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ 1Изобретение относится к технике связи и может быть использовано для измерения отношения сигнад , помеха в каналах частотного радиотелеграфироИзвестно устройство для измерения качества каналов, предназначенных для передачи дисюетной информации без применения при этом тестовых сигналов, и содержащее сумматор, входы которого соединены с частотным демодулятором 11) . Выход сумматора через разделительную цепь подключен к первому квадратичному детектору и к одному из входов блока вычитания. Второй вход блокавычи. тания соединен с выходом указанной разделитель. ной цепи, а выход подключен ко второму квадро. тичному детектору. Выходы обоих квадратичных детекторов соединены со входами делителя, На вход устройства поджтся смесь сигнала и алдитивиой помехи. При этом напряжение на выходе дели теля представляет собой функттию отношения мощностей сигнала и флюктуационной помехи и харак. теризует качество канала связи.Если в канале наряду с флюктуационной действует также и сосредоточенная помеха, последняя воспринимается устройством как увеличение мощ. носттг полезного сигнала, и точность оценки качества канала падает.Цель изобретения - повышение точности измерения отношения сигнал/помеха в условиях воздействия сосредоточенных помех,Поставленная цель достигается введением входного интегратора. вход которого соединен со вха.дом устройства измерения качества каналов, первогои второго распределительных ключей, входы кото 1 О вмх соединены с выходом входного интегратора,первого и второго основных интеграторов, входыкоторых соединены соответственно с выходамипервого и второго распределительных ключей, пер.вого и второго ключей считывания, входы которыхсоединены соответственно с выходами первого ивторого основных интеграторов, а выходы - совходами делителя, а также введением блока формирования управляющих импульсов, вход которо.го соединен со входом устройства измерения ка2 р честно каналов, выход тактовых импульсов, выходимпульсов смены значащих позиций входного сит.нала с "единицы" на нуль" и выход импульсовсмены значащих позиций входного сигнала снуля"наединицу подклннсны соответственно к управляющим входам входного шпе 1 цагорз. первого ивторого раснределигелыых ключей; а выходимпульсов считывания результата иизегрированиясоединен с управляющими входами обоих ключейс читы вани я.На чертеже изображена блок-схема предлагаемого устройства измерения качества каналов передачи дискретной информации.Схема включает входной интегратор 1, первый 2 и второй 3 распределительные ключи, которые но сш налам, поступающим на их управляющиевходы, производят распределение выходныхсигналов интегратора 1 по основным интеграторам 4 и 5. Последние осуществляют интегрированиепоступающих на их входы сигналов за весь периодизмерения.Схема включает, также первый 6 и второй 7ключи считывания, через которые в конце периодаизмерения полученные результаты с интеграторов 4и 5 подводятся к входам делителя 8, определяющего отношение величин, подводимых к его входамнапряжений, и блок И формирования управляющихимпульсов, при помощи которого из входногосигнала вырабатываются импульсы, необходимыедля управления работой входного интегратора иключей.Устройство измерения качества каналов работает следующим образом,На входной интегратор 1 и блок И формированияуправляющих импульсов подается напряжение свыхода демодулятора, которое равно сумме напря.жений сигнала и помехи при приеме, например,позиции "1", и только нап 1 иокенио помехи приприеме позиции "0". Входной интегратор тактовымимпульсом с блока формирования И включаетсяпри приеме каждого единичного элемента сигнала.Результаты интегрирования со входного интег.ратора подаются на основные интеграторы 4 и 5через распределительные ключи 2 и 3, которыеработают попеременно при каждой смене позицийпринимаемого сигнала. Если, например, на ключ 2отпирающий импульс с блока формирования И по.дается при каждой смене позиции "1" и "0", то наключ 3 отпирающий импульс поцается при каждойсмене "О" и "1". Благодаря такому порядку работыраспределительных ключей на основной интегратор 4 поступают толькб реэультатгя интегрированиясуммы напряжений сигнала и помехи, а па основнойинтегратор 5 - только результаты интегрированиянапряжении помехи,Кроме того, если на вход измерпеля поступаетподряд несколько однозначных посылок, то наосновные интеграторы подается только одна из них,а именно та, которая непосредственно предшествуетсмене позиций, В конце периода усреднения па ключи считывания 6 и 7 с блока формирования 9 подается импульс считывания, и св папы, накопленные в интеграторах 4 и 5, поступают на входы делителя 8. Величина напряжения на выходе делите.ля определяется выражением:Ос с 0 0 с- +1Ош Оы7где Ч - выходное напряжение делителя;10Зс Ош - усреднение значения напряженийсигнала и помехи;Ос + Ьш - усредненное значение суммынапряжений сигнала и помехи,Нреимущества описанного устройства передустройством, выбранным за прототип, заключаютсяв том, что сосредоточенная помеха попадает однавременно на оба основных интегратора, что обеспечивает повьппение точности измерений отношениясьо.цап/помеха.2 РФормула изобретенияУстройство измерения качества каналов переда.чи дискретной информации, содержащее делитель,выход которого является выходом измерителя,отл ич ающееся тем,что,сцельюповышенияточности измерения отношения сигнал/помеха вусловиях воздействия сосредоточенных помех, внего введены входной интегратор, вход которогосоединен со входом устройства измерения качестваканалов, первый и второй распределительные клвчи, входы которых соединечы с выходом входногоинтегратора, первый и второй основные интеграто.ры, входы которых соединены соответственно авыходами первого и второго распределительных,ключей, первый и второй ключи считывания, входикоторых соединены соответственно с выходкипервого и второго основных интеграторов, а выходы - со входами упомянутого делителя, и блокформирования управляющих импульсов, вход ко.торого соединен со входом устройства измерениякачества каналов, выход тактовых импульсов, вмход импульсов смены значащих позиций входногОсигнала с "единицы" на "нуль", выход имйульсовсмены значащих позиций входного сигнала с "нуля"на единицу" подключены соответственно к упре.ляющим входам входного интегратора, первого нвторого распределительных ключей, а выход импульсов считывания результата интегрирования соединен с управляющими входами обоих ключейсчитывания,Источники информации, принятые во вниманиепри экспертизе:1, Авторское свидетельство СССР Мф 339008И 04 1. 1/10., 09.07,70.5574 чь ррсктор Л. Мелыщ Техред 3. Фан Тираж. 8 П ове лиал ППП Патент ", г. Ужгород, ул. Проектная, 4 едактор Г. П аказ 1110/64 Государственного по делам изоб 13035, Москва, Ж