Устройство для обучения вычислениям с помощью эвм

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 19 02 59 4.С ОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБРЕ ОМИТЕТ ССС ИЙ И ОТНРЫ ПИСАНИЕ ИЭОБРЕТЕНИ Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Московский институт электронной техники(56) Гладков А.М. и Хохлов Ю.В. Оборудование для отладки программ микропроцессора К 580 ИК 80. - Приборы и системы управления. М,; 1982, В 10, с,31-32.Красавин В.Н., Панфилов Д,И., Романченко О.А. и Шаронин С.Г. Обучающая система на основе микропроцессора серии КР 580. Сб, Электронная промышленность. 1983, В 9, с.38-40.(54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ ВЫЧИСЛЕНИЯМ С ПОМОЩЬЮ ЭВИ(57) Изобретение относится к обучающим устройствам и,может быть использовано для обучения вычислениям с помощью ЭВМ. Цель изобретения - расширение дидактических возможностейустройства путем управления каналамиобмена информацией. Устройство дляобучения вычислениям с помощью ЭВМсодержит центральный процессор, блоктактового питания, буфер магистралиадреса, двунаправленный буфер магистрали данных, формирователь магистрали управления, блок дешифрацииадресов, блок выдачи кода прерывания, блок сигнализации ошибки, блокпостоянной и оперативной памяти,входной и выходной регистры с индикаторами состояния, индикаторы состояния магистралей, регистры чтенияклавиатуры, сканирования и знаковдисплея, дисплей, клавиатуру и переключатели иммитатора внешнего устройства. Новыми в устройстве являются управляющий И-канальный коммутатор и формирователь импульсов пошагового выполнения операций. 3 ил,в состав которого может входить микропроцессорная большая интегральнаясхема (МП БИС) или несколько секционных наращиваемых МП БИС, генератортактового питания и цепи начальнойустановки устройства. После начальной установки начинается выполнение первой команды, т.е. на магистраль адреса через блок 2, выполняющего рольусилителя-формирователя, выдаетсянулевой адрес, параллельно на магистраль данных из вычислителя 1 выдается машинное слово состояния, записываемое в формирователь 4, из которого затем формируется один из управляющих сигналов "Чтение", "Запись" или "Подтверждение прерывания". Одновременно в формирователе 4 усиливаются сигналы "Синхро", "Разрешениепрерывания" и "Прием" с выходов вычислителя 1. Операция выдачи адресаи управляющих сигналов на соответствующие магистрали устройства проводится на первом машинном такте выполнения команды. На втором машинном по магистрали данных между вычислителем 1 и периферийными блоками устройства, причем направление передачиопределяется сигналами на магистрали управления устройства. Обмен осуществляется через блок 3, который аналогично блоку 2 выполняет функцииусилителя-формирователя, Считав на 35 втором машинном такте код командывычислитель 1 на третьем машинномтакте выполняет данную команду иприступает к выполнению следующей.Мультинлицнрование на магистрали данных .слова состояния для формирования сигналов управления и информации (коды команд и числа) проводится в данном случае для экономии числа выводов МП БИС и определяется ееконструкцией. Устройство может работать в нескольких режимах.В первом режиме устройство работает при конфигурации, изображенной на фиг.1. Отлаживаемая или учебная программа вводится в блок 8, содержащий, оперативное запоминающее устройство, а также постоянное запоминающее устройство, регистры ввода-вывода, интерфейсы связи, схему выдачи кодов прерывания, схему звуковой сигнализации и так далее, Ввод информации производится с блока 7, содержащего 1 1252810 2Изобретение относится к автоматике и вычислительной технике, в частности к обучающим устройствам с ис. пользованием ЭВИ,Цель изобретения - расширение 5дидактических возможностей устройства.На фиг.1 изображена структураустройства; на фиг.2 - структуракоммутатора; на фиг.З - схема форми 10рователя импульсов пошагового выполнения операций (команд, циклов итак далее),Устройство содержит вычислительпредставляющий собой например, 15центральный процессор, блок 2 формирования адресов, блок 3 формированияданных, формирователь 4 управляющихимпульсов, коммутатор 5, формирователь 6 импульсов пошагового выполнения операций, блок 7 ввода ответныхдействий оператора, блок 8 памятиучебной информации, дешифратор 9 иблок 10 индикации,Коммутатор 5 (фиг.2) содержит в 25двух каналах элементы 2 И 11 и 12, пер- такте проводится обмен информациейвые входы которых подключены к блокувторые входы являются информационной шиной устройства, а выходы соединены с входной шиной вычислителя 1, 30третий канал коммутатора 5 содержитэлемент 2 И-НЕ 13 и элемент 2 И 14.Последний канал содержит инвертор15 элементы 2 ИЛИ 16 и 17 и элементы2 И-НЕ 18-20,Формирователь 6 (фиг,З) содержитрегистр 21 адреса, адресные входыкоторого соединены с адресными входами дешифратора 22 управления, выходкоторого подключен к первому входурегистра 23 сдвига, второй вход которого соединен с первым выходом регистра 21, второй выход которого подключен к первому входу элемента 2 И 24,второй вход которого соединен с ин 45верснъв выходом регистра 23, прямойвыход которого подключен к информационному входу триггера 25, выходэлемента 24 соединен с первым входомэлемента 2 ИЛИ-НЕ 26, выход которогосоединен с первым входом генератора27 одиночных импульсов, с первымвходом регистра 21 и с третьим входомрегистра 23.Устройство работает следующим образом.При включении питания проводитсяначальная установка вычислителя 1, 1252810 4клавиатуру с регистром чтения клавиатуры и регистром сканирования, пульт выбора режима работы устройства и имитатор внешнего устройства.Рабочая программа может выполняться как в автоматическом, так и в пошаговых режимах (по шагам машинного цикла и шагам команды). При этом направление обмена информацией определяется сигналами на магистрали Ю управления устройства, а выборка соответствующего блока осуществляется дешифратором 9. В пошаговых режимах работы можно просмотреть прохождение информации по магистралям уст ройства, т.е. изучить схемотехническое и программное обеспечение микро- ЭВМ. Визуальное наблюдение информации осуществляется с блока 10, в состав которого входят знаковый дис плей с регистром сканирования и регистром знаков индикаторы состояния магистралей устройства.Во втором режиме единичным сигна" лом из коммутатора 5, подаваемым в25 первый канал на вход элемента 11, блокируется вычислитель 1, а сигналом с его выхода блокируются блоки 2 и 3 и формирователь 4, т.е. вычислитель 1 отключается от микро-ЗВМ.К оставшейся части микро-ЭВМ можно подключить. другую МП БИС или микро- ЭВМ с аналогичной организацией магистралей для излучения их схемотехнического и программного обеспечения. 35 Ввод и отладка программы, изучение прохождения информации по блокам устройства проводится аналогично первому режиму.В третьем режиме сигналом с коммутатора 5, подаваемым на вход элемента 12, коммутируется внутренний управляющий сигнал "Готовность" по входу вычислителя 1. Это необходимо для подключения к устройству дополнительных блоков, причем эти блоки могут иметь более низкое быстродействие, чем вычислитель 1. Сигнал "Готовность" от дополнительных блоков пода" ется на второй вход элемента 12. .5 ОВ четвертом режиме нулевым сигналом с блока 7, подаваемым на вход элемента 14, блокируется дешифратор 9, таким образом от микро-ЗВМ отключаются блоки 7, 8 и 10 и формирова тель 6, а к магистрали оставшейся части (вычислитель 1, блоки 2 и 3, формирователь 4) подключаются новые периферийные блоки, формирующие другую структуру устройства. Это дает возможность отладить или изучить вариант микро-ЭВМ с новой структурой, в которой, в частности может быть перераспределено количество устройств ввода-вывода и объем памяти.В пятом режиме нулевым сигналом с блока 7, подаваемым на входы инвертора 15 и элемента 16, блокируются внутренние сигналы обработки прерывания с целью подключения к микро-ЭВМ внешних блоков обработки прерывания.Указанным путем расширяются дидактические возможности устройства.Формула изобретенияУстройство для обучения вычислениям с помощью ЭВМ, содержащее вычислитель, адресная, информационная и управляющая шины которого подключены к соответствующим входным шинам блока формирования адресов, блока формирования данных и формирователя управляющих импульсов, управляющие входы которых соединены с управляющим выхо" дом вычислителя, блок индикации, первая, вторая и третья информационные шины которого подключены к выходным шинам соответственно блока формирования адресов, блока формирования данных и блока памяти учебной информации, адресная шина .которого соединена с выходной шиной блока формирования адресов, информационная шина - с,выходной шиной блока формирования данных, шина учебной информации - с первой выходной шиной блока ввода ответных действий оператора, а управляющий вход - с первым выходом дешифратора, информационная шина которого подключена к выходной шине блока формирования адресов, информационная шина формирователя управляющих импульсовсоединена с информационной шиной вычислителя, второй и третий выходы дешифратора подключены к входам соответственно блока индикации и блока ввода ответных действий оператора,первая информационная шина которогоподключена к выходной шине блокаформирования данных, о т л и ч а ю - щ е е с я тем, что, с целью расширения дидактических возможностей устройства, в него введены формировательимпульсов пошагового выполнения операций, первые управляющая, информаци5 12 онная и выходная шины, вторая информационная шина и вход которого соединены соответственно с выходными шинами Формирователя управляющих импульсов и блока Формирования адресов, вторыми информационной и выходной шинами блока ввода ответных действий оператора и четвертым выходом дешифратора, и коммутатор, первая выходная шина которого подключена к входной шине вычислителя, первая управляющая шина - к соответствующей шине Формирователя управляющих импульсов, вторая управляющая шина - к второй выходной шине формирователя импульсов 52810 6пошагового выполнения операций, первая информационная шина - к третьейвыходной шине блока ввода ответныхдействий оператора, вторая выходнаяшина - к второй управляющей шине Формирователя импульсов пошагового выполнения операций, третьей информационной шине блока, ввода ответныхдействий оператора, четвертой инфор О мационной шине блока индикации иуправляющим шинам блока памяти учебной информации и дешифратора, втораяинформационная шина коммутатора явля-ется информационнной шиной устрой ства,3252810 Из блоко 7: ЮЭ (рормиро 5 апелл 4 ИЗ комму Составитель А,Карловедактор О.Головач Техред И.Верес Корректор Т,Колб ческое предприятие, г.ужгород, ул.Проектная,Производственно-пол каз 4623/50 Тираж 455 ВНИИПИ Государственно по делам изобретен 313035; Москва, Ж, Подписноео комитета СССРй и открытийРаушская наб., д. 4/5