Цифровой функциональный преобразователь

(19) 01) а 4 С 06 Р 7(5 РИа Бя ЕНИЯ ОБ ЕТЕЛЬСТВУ) 681.325 6) Авторск 780006, кл Мельников Трифонов Е временныхЭнергия,(54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится к вычислительной технике и позволяет вычислять как значения корня квадратногоиз суммы квадратов двух аргументов,так и разность квадратов двух аргументов и квадрат одного аргумента.Цифровой функциональный преобразователь содержит два счетчика, накапливающий сумматор, коммутатор, дваэлемента И и блок управления. В первом режиме преобразователь вычисляетзначения корня в каждом цикле вычис -лений, во втором - значения разностиквадратов и квадрат одновременно вкаждом цикле вычислений. 2 ил, 1242936Изобретение относится к ньчислительной технике и может быть использовано н специализированных вычислителях в системах преобразования координат.Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности вычисления квадратного корня из суммы квадратовдвух аргументов и операции возведения в квадрат одного аргумента, представленных число-импульсными кодами,На фиг,1 представлена структурная схема преобразователя; на фиг.2Функциональная схема блока управления,Преобразователь содержит перныйсчетчик 1, второй счетчик 2, сумматор 3, блок 4 управления, коммутатор5, первый элемент И 6, второй элементИ 7 входы запуска 8, тактовый 9управления режимом 10, первого аргумента 11, второго аргумента 12 устройства, вход 13 переголнения блокауправления, выход 4 разности квадратов устройства, выход 15 квадратаодного аргумента, входы 16 сумматора, вход 17 вычитания второго счетчика, вход 18 накопления второгосчетчика, выход 19 переноса сумматора, выход 20 квадратного корня преобразователя, выход 21 управлениявторым счетчиком блока управления,тактирующий выход 22 блока управления, выход 23 управления накоплением аргумента, знаковый выход 240блока управления и устройства, первый 25, второй 26 и тертий 27 стробирующий выходы блока управления,выход 28 преобразователя,Блок 4 управления содержит регистр 29, первый 30, второй 31, третий 32 триггеры, первый 33, второй34, третий 35, четвертый 36, пятый37, шестой 38, седьмой 39, восьмой40, девятый 41, десятый 42, одиннадцатый 43, двенадцатый 44, тринадцатый 45, четырнадцатый 46 элементы И,первый 47, второй 48, третий 49, четвертый 50 элементы ИЛИ,Преобразователь Функционируетследующим образом.Преобразователь предназначен длявыполнения по двум двоичным кодаиаргументам х ),0 и у ,0 - операциивычисления функцииоперации вычисления кода второйфункцииК (х,у) = х"+ у ) 0 (2) и операции вычисления кода третьейФункции,(хну) = Р э (3) разрядная цифра знакового разряда кода Функции Е(х,у) р и и - коды, определяемые виражениямир =ВхъН у;(4)и =Вхду,гдО 5 Каждым И 41 и И 47 запрещается потретьим входаи работа элементов 34.и 35 соответственно, в связи с чеиокончание формирования импульсон,И 41 отмечается генерацией импульса50 И 25 (по И 25 формируется первый И 48,после. окончания которого регистр29 переходит н состояние "О 00" второго периода, а окончание Формирования импульсов И 47 отмечается генера 5. цией импульса И 35 (по И 35 генерируется второй И 50, после окончания которого регистр переходит в состояниен 00101 третьего периода),15В каждом из режимов цикл вычисления начинается по входу 8 запусканепосредственно, устанавливающему н"О" счетчики 1 и 2, накапливающий20сумматор 3 и триггеры 30 и 31, апосле окончания импульса с входа 8регистр 29 устанавливается н состояние "1000" первого периода вычислений и на входы 11 и 12 поступают25число-импульсные коды (ЧИК) ЧИКх иЧИКУ,В процессе работы преобразователя на входах и выходах его узлов иэлементов вырабатываются коды, импульсы и логические сигналы, обозна 30чаемые в описании соответстненно буквами Ф, И и Л, после каждой иэ которых стоит номер входа или выходапреобразователя или номер выходасоответствующего узла, либо номер соответствующего элемента, на выходекоторого Формируются сигналы,В зависимости от значения сигналаП 10 Функционирует преобразовательв двух режимах таким образом, что,в каждом цикле первого режима (П 10=- О) вычисляется прямой код фикции(1), а н каждом цикле второго режимавычисляются коды Функций (2) и (3 )Если аргументы не равны, то поИ 25 генерируется И 43. После окончания И 43 триггер 30 переключается всостояние "1" и активизирует работуэлементов 44 и 45, при неравных аргументах по И 25 генерируется И 42,устанавливающий триггер 31 в состояние"1",В течение первого периода (состояние регистра 29 "1000" ) элемент 49 1 Овырабатывает импульсы И 23 ЧИКр, а вмомент действия И 25 очередной И 23не вырабатывается. Для того,.чтобыв течение первых двух периодов И 23было равно ЧИКс, в конце второго 15периода (состояние."0100") по И 43 прннеравных аргументах всегда генерируется один импульс,Таким образом, на выходе 23 в течение первого периода формчруются 20И 23 = ЧИКр, а в течение первогои второго периодов И 23 = ЧИК,25 30 В первом периоде И 23 = ЧИКр ( поЧИКр в счетчике 1 формируется кодФ 15=р), а во втором периоде 2 на выходе 22 вырабатываются импульсыИ 22 = ЧИК (Ч-р), после окончаниякаждого из которых код Ф 16=2 Ф 15+суммируется накапливающим сумматором 3 - при П 21 = О. Если в моментдействия очередного И 22 П 19 щ 1(т.е. переполнен комбинационный сумматор накапливающего сумматора 3),то элемент 7 генерируетИ 18, увеличивающий на"1" содержимое счетчика 2.,З 5Поэтому после окончания последнегоИ 22 в счетчике 2 и сумматоре 3 формируется код функции (11.В третьем периоде элемент 36 генерирует импульс, по которому с преоб- , 4 Оразователя производится съем кода,функциии генерируется И 48. Послеокончания И 48 регистр 29 устанавливается в состояние 0001 четвертого периода. В четвертом периоде45элемент 46 по очередному И 9 генерирует импульс, по которому формируется четвертый И 50. После окончанияИ 50=И 39 регистр 29 переходит в сос"тояние "0000". На этом цикл вычислений заканчивается, а следующий циклначинается с поступлением на преобразователь очередного И 8,Во второме режиме П 10 = 1, а кодфункции (21 формируется в процессе 55линейной развертки аргумента г(С)по которому элемент 6 при П 19 = 0генерирует И 17, уменьщающий на "1"содержимое счетчика 2. Этот процесс(т.е. вычисление по алгоритму (12),продолжается до момента времени 1,в который счетчик 2 на выходе 13переполнения на вычитание генерирует И 13, по которому формируетсятретий И 48 = И 13,При этом, если выполняется условие(8) выполняется с допустимой ошибкой, что позволяет принятьГ (х у) г(г ),Во втором режиме вычисление функ.т, ций (3) и (2 ) производится следующим образом.В этом режиме сигналом П 10 = 1 запрещена работа элементов 36 и 38. Поэтому в первом периоде И 23 = ЧИКр и счетчиком 1 формируется код р, а счетчиком 2 и сумматором 3 - код .По И 25 код Р = Ф 28 снимается с преобразователя,Во втором периоде на выходе 23 вырабатываются импульсы ЧИК(Ч-р),по которым в счетчике 1 код Ф 15 изменяется от р до Ч.Поэтому после окончания второго периода в счетчике 1 содержится код ф 15 = с, а в счетчике 2 и накапливающем сумматоре 3 код ф 28 = р,В третьем периоде на входах сумматора 3 устанавливается слагаемое ф 16 = 2 Ф 15 + 1. (6) В третьем периоде после окончания первого И 22 (т.е. соответствующего импульсу И 9) триггер 32 переключается в состояние "1", по которому на выходе 23 по И 9 начинают.вырабатываться импульсы И 23 = ЧИК 62 К), Поэтому сумматор 3 по каждому И 22 про" изводит суммирование без знаковых разрядов кода Ф 200 с кодом -(23+1)3 = а с О, а в момент действия каждого И 22 на выходе 19 вырабатывается сигнал1,при (ф 20+а ) ) О, т.е. перепол" П 19= нения нет;(7) О,при (ф 20+а ) ( О, т.е.переполнение отрица. тельное, 1242936По И 46 вырабатывается И 21 и производится съем с преобразователя кода Ф 15 значения квадратного корня, а после окончания И 48 регистр 29 переходит в состояние 0000. На эгом цикле вычисление фнукций 2 ) и (3) заканчивается, а следующий цикл начинается по очередному И 8,20 25 Формула изобретения Цифровой функциональный преобразо 30 ватель, содержащий первый счетчик, накапливающий сумматор, коммутатор и два элемента И, причем прямые выходы разрядов первого счетчика соединены с информационными входами первой группы коммутатора, выходы которого соединены со сдвигом на один разряд в сторону старших разрядов с информационными входами накапливающего сумматора, о т.л и ч а ю щ и й с я тем, что, с целью расширения класса решаемых задач за счет обеспечения дополнительных возможностей выполнения операции извлечения квадратногокорня из суммы квадратов двух арг ументов и операции возведения в квадрат одного аргумента, в него введены второй счетчик и блок управления,содержащий регистр, три триггера,четырнадцать элементов И и четыреэлемента ИЛИ, причем входы запуска,управления режимом, первого аргуменга, второго аргумента и тактовыйвход преобразователя являются однодменными входами блока управления,гактирующий выход блока управлениясоединен с первыми входами первогои второго элементов И преобразоватепя и с синхронизирующим входом нато в некоторый момент времени 3счетчик 1 переходит в состояниев"1", соответствующем Ф 15 = 2 - 1,и остается в данном состоянии допоступления на преобразователь очередного И 8. Это осуществляется засчет того, что при условии (8) после перехода счетчика 1 во н начинает по каждому И 2 3 вырабатывать им 0пульс переполнения на сложения , покоторому в счетчик 1 с е г о входов1фиксированно заносится код (2 - 1),После окончания третьего И 48 регистр 29 переходит в состояние четвертого периода, в котором по И 9генерируется И 46,капливающего сумматора выход управ.ления накоплением аргументов блокауправления соединен со счетным вхоцом первого счетчика, вход сброса которого соединен с входами сброса накапливающего сумматора и второго счетчика и с входом запуска преобразователя, выход управления вторым счетчиком блока управления соединен с вторым входом первого элемента И преобразователя, с вторым инверсным входом второго элемента И преобразователя и с управляющим входом коммутатора, информационные входы второй группы которого соединены с инверсными выходами первого счетчика, выход Переполнения второго счетчика подключен к входу признака переполнения блока управления, выходы первого и второго элементов И преобразователя соединены с входами вычитания и суммирования второго счетчика соответственно, выход переноса накапливающего сумматора соединен с третьим инверсным входом первого элемента И преобразователя и, третьим входом второго элемента И преобразователя, вход младшего разряда накапливающего сумматора и входы записи первого счетчика соединены с шиной логической единицы преобразователя, выходы первого счетчика являются выходами квадратного корня преобразователя, выходы накапливающего сумматора и второго счетчика являются выходом разности квадратов и выходом квадрата одного аргумента преобразователя соответственно, знаковый выход блока управления является одноименным выходом преобразователя, первый, второй и третий стробирующие выходы блока управления являются выходом выборкизначения квадрата одного аргумента, вьходом выборки значения разности квацратов и выходом выборки значения квадратного корня преобразователя соответственно, причем вход запуска блока управления соединен с входами сброса первого и второго триггеров и входом записи начального кода регистра тактовый вход блока управления соединен с синхронизирующим входом трегьего триггера, с первыми входами,". первого по пятый и четырнадцатого элементов И блока управления, вход управления режимом блока управления соединен с информационнымвходом третьего триггера, первым инверсным входом шестого и первымивходами седьмого и восьмого элементов И, с вторым входом пятого элемента И и вторым инверсным входомчетвертого элемента И, вход первогоаргумента блока управления соединенс первыми входами девятого элементаИ и первого элемента ИЛИ, вход вто Орого аргумента блока управления соединен с вторыми входами первого элемента ИЛИ и девятого элемента И и спервым входом десятого элемента И,второй вход которого соединен с 15первым входом одиннадцатого элементаИ и первым стробирующим выходом блока управления, выходы десятого иодиннадцатого элементов И соединеныс входами установки второго триггераи синхронизирующим входом первоготриггера соответственно, информационный вход первого триггера соединен с шиной логической единицы преобразователя, выход второго триггера 25соединен со знаковым выходом блокауправления и является одноименным,выходом преобразователя, выход первого триггера соединен с первымивходами двенадцатого и тринадцатогоэлементов И, второй вход двенадцатого элемента И соединен с выходом первого элемента ИЛИ, с вторым инверсным входом третьего элемента И и свторым входом одиннадцатого элемента. И, второй вход тринадцатого элемента И соединен с выходом третьегоэлемента И и первым входом второгоэлемента ИЛИ, входы с второго попятый которого соединены с выходами четырнадцатого элемента И, входомпризнака переполнения блока управления, выходом четвертого элемента Ии выходом второго элемента И блокауправления соответственно, выход второго элемента ИЛИ соединен с синхронизирующим входом регистра, выходпервого разряда которого соединенс вторыми входами седьмого и второго элементов И блока управления, выход второго разряда регистра соединенс вторым входом шестого элемента Ии третьим входом третьего элемента И,выход третьего разряда регистра соединен с третьими входами четвертогои пятого элементов И, с инверснымвходом сброса третьего триггера ивыходом управления вторым счетчиком блока управления, выход четвертого разряда регистра соединенс вторым входом четырнадцатогоэлемента И, выход которого соединен с вторым входом восьмогоэлемента И, выход восьмого элемента И соединен с третьим стробирующим выходом блока управления, второйи первый стробирующие выходы которого соединены с выходами четвертогои второго элементов И блока управления соответственно, выход управления накоплением аргументов блокауправления соединен с выходом третьего элемента ИЛИ, и с третьими входами шестого и седьмого элементов И,входы с первого по четвертый которого соединены с выходами девятого,первого, двенадцатого и тринадцатогоэлементов И блока управления соответственно второй вход первого элемента И блока управления соединен свыходом третьего триггера, а выходы пятого, шестого и седьмого элементов И соединены с первым, вторыми третьим входами четвертого элементаИЛИ, выход которого является тактирующим выходом блока управления, выход девятого элемента И подключен ктретьему инверсному входу второгоэлемента И блока управления,1242936 Составитель С,КуликовРедактор Е.Папп Техред Н,Бонкало Коррект Зимокос каз 3705/4 ВНИИПизводственно-полиграфическое предприятие, г,ужгород, кл,Проектна Тираж Государствен делам изобр Москва, Жого комитета ССений и открытииРаушская наб.,