Устройство для формирования сигнала управления с оптимальными коэффициентами обратной связи

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН д)4 005 В 17/ Е ИЗОБРЕТЕНИВИДЕТЕЛЬСТВУ ОПИСАК АВТОРСКОМГОСУДАРСТВЕННЫЙ НОМИТЕТ ССпО делАм изОБРетений и ОткРыт(56) Авторское свидетельство СССР Р 650053, кл. С 05 В 17/00, 1979.Квакернаак Х. и Сиван Р. Линейные оптимальные системы управления. - И Мир, 1977, с. 253.(54) УСТРОЙСТВО ДЛЯ ФОРИИРОВАНИЯ СИГ НАЛА УПРАВЛЕНИЯ С ОПТИИАЛЬНЫИИ КОЭФФИЦИЕНТАМИ ОБРАТНОЙ СВЯЗЙ(57) Изобретение относится к системам автоматического управления и может быть использовано для формирования коэффициентов обратной связи и сооттвенно сигнала управления много режимными объектами, описываемымидля каждого режима системой линеари-зованных дифференциальных уравненийпроизвольного порядка, Целью изобретения является повышение быстродействия формирования оптимальных коэффициентов обратной связи и соответственно последующего формирования сигнала управления. Цель достигается за счет реализации специальной стратегии управления, позволяющей свести задачу формирования оптимального управления к решению системы линейных дифференциальных. уравнений с последующим простым функциональным вычислением матричного коэффициента обратной связи. Устройство содержит.ЯО 12429 3 А 1 пульт управления, соединенный с двумя блоками интеграторов. К первомуиз блоков интеграторов подключен параллельно первый умножитель, второйвход которого соединен с первым блоком памяти. Выход первого блока интеграторов связан с одним из входоввторого умножителя, к второму входукоторого подключен второй блок памяти. Выходы первого и второго блоковинтеграторов подключены к входам соответствующих умножителей - шестогои четвертого, вторые их входы соединены между собой и подключены к выходу третьего умножителя, входы которого соединены с выходами третьегоблока памяти и второго блока интеграторовВыход четвертого умножителясоединен с сумматором, к которомуподключен также четвертый блок памяти, а выход сумматора через форми-"рователь обратного сигнала соединенс входом пятого умножителя. На выходе пятого умножителя установлен блокинверторов, Изобретение, в частности,позволяет посредством измененияодного параметра - величины отрезкавремени в критерии - быстро изменятьхарактер и интенсивность управляющего воздействия в зависимости от изменения номинального режима работыобъекта управления, что имеет важноезначение для практики построения систем автоматического управления многорежимными объектами, 2 ил.1 1Изобретение относится к системамавтоматического управления и можетбыть использовано для форщюрованиякоэффициентов обратной связи и соответственно сигнала "управления многорежимными объектами, описываемымидля каждого режима системой линеаризованных дифференциальных уравненийпроизвольного порядка,Цель изобретения " повышение быстродействия Формирования оптимальных,коэффициентов обратной связи и соответственно последующего формированиясигнала управления.Цель изобретения достигается засчет реализации специальной стратегии управления, позволяющей свестизадачу Формирования оптимальногоуправления к решению системы линейных дифференциальных уравнений с последующим простым функциональным вычислением матричного коэффициентаобратной связи.На Фиг. 1 приведена функциональная схема устройства; на фиг. 2 -пример схемы моделирования.Устройство содержит первый блок 1интеграторов, шесть умножителей2-7, четыре блока 8-11 памяти,блок12 инверторов, сумматор 13, пульт14 управления, второй блок 15 интеграторов и формирователь 16 обратнойвеличины, Выход пульта 14 управленияподключен к управляющему входу первого блока 1 интеграторов, выход которого через первый умножнтель 2 соединен со своим входом и с первым входом второго умножителя 3, вторыевходы первого 2 и второго 3 умножителей подключены к выходам первого 8и второго 9 блоков памяти. Вход второго блока 15 интеграторов подключен к выходу второго умножителя 3,управляющий вход - к выходу пультауправления, а выход - через последовательно соединенные третий 4, четвертый 5 умножители, сумматор 13,формирователь 1 б обратной величины ипятый умножитель б подключен к входу,блока 12 инверторов, выход. первогоблока 1 интеграторов через шестойумножитель 7 соединен с вторым входомпятого умножителя б, вторые входытретьего 4 и четвертого 5 умножителей подключены к выходам третьегоблока 10 памяти и второго блока 15интеграторов соответственно, второйвход сумматора 13 подключен к выходучетвертого блока 11 памяти, а второй242913 вход шестого умножителя 7 соединенс выходом третьего умножителя 4.Устройство работает следующимобразом.В блоке 8 памяти хранятся коэффициенты (п х ) матрицы А, а в блокепамяти 9 " коэффициенты (п х ш) матрицы В, определяющие модель динамики объекта управления, описываемого 1 б системой линеаризованных дифференциальных уравнений.х(С)фАх(С)+ВО(С) х(о) =х о, 1 ). со,15 где х(1) - (пх 1) - вектор состояниясистемы;Ц(г.) - (шх 1), - вектор управления, 20 Уравнения системы (1) представлены в отклонениях от номинального режима, так что, как это принято, требуемое состояние равновесия является 25 нулевым: х=О,О=О. Мерой отклонениясистемы (1) от х=О, 0 0 принимается величина следующей квадратичной формы: О(Е) =х(Е) Ч х+ц (е) К Я Е), (2) 45 0(1:+Т) =х(+Т) Ы х(+Т)+Н Я) Щ)- =ши, 13(7) =сопя,С ,1+Т,(3) 5 О При этом управление У может повремени изменяться с произвольной дискретностьюЬ 4 Т или быть непрерывным в каждый момент времени формируемым из условия (3). Величина от резка времени Т в критерии (3) определяет требуемую по физическим соображениям жесткость" управления и может выбираться, например, по домн.ЗОгде У,К - неотрицательно определенные симметричные весовые матрицы, размерностью (и х и) и (ш х ш), которые хранятся в блоках 10 и 11 памяти. Формирование векторного сигнала управления Б(1) основывается на специальной стратегии управления, заключающейся в том, что в каждый момент времени с выбирается такое управление Ц(С), чтобы в случае его фиксации в течении некоторого отрезка времени Т мера отклонения (2) в момент времени 1:+Т достигала минимума, т.е. чтобы312429нирующему полюсу разомкнутого объек"та из условияГлГ" лфЕсли система в момент времени С находится в состоянии х(й), то через отрезок времени Т, т.е. в момент времени й+Т, система (1) переходит в состояние, при условии ц(Т ) =сопвй,10 ЬГй,. й+Т): 13 4в котором с помощью параметра Т, а также с помощью матриц У и К, осуществляется оперативное изменение качества управления при изменении режимов работы объекта.Формирование матрицы У (й) реализуется с помощью блока интеграторов 1 и блоков 2 и 8, которые осуществляют решение матричного дифференциального уравнениях(С+Т) -с(Т) х(Е)+Н(Т) ОО,),ЮГЕ, с+Т),(4) где ф (Т)-ехр(А ), Н(Т)дехр(А)ВЙ=Г 1 ехр(АЦЙ,) В. (5) Юоо В случае, когда рассматриваемая мера отклонения Я(+Т)минимальна, производная квадратичной формы по вектору равна нулю. В соответствии с правилами дифференцирования квадратичных форм по параметру имеем:(7) 40 Подставляя соотношение (7) в (б)с учетом равенства (4), получаем 2 Н (Т) МГСПС(Т) х(с)+Н(Т) ц(еН +2 Кц(с) =О,откуда получаем искомый закон управления ц(Е) =-(Н (т)ын(Т)+К) Н(Т) бакр(Т)х И),(8)Таким образом получен закон управления (8) в форме обратной связи с постоянными настройками: ц(Е)=Г х (Е)йщ-Н (Т) УН(Т)+КЪ (Т) ЮЧ(Т), (93- (М +М) х(С+Т)+ 30Ь 0(е+Т) аГх" (е+т) ) гц 3 ц с начальным условием Ф (0) =,.где 1 единичная матрица. Решение уравнения(10) имеет видР Сь) =ехр (А ) . (11)Формирование матрицы Н(С) осуществляется с помощью блока,15 интеграторов и блоков 3 и 9, которые реализуют решение матричного уравненияН = ФВЖ=ехр(А") Вс .(12)оос нулевыми начальными условиями.С пульта 4 управления по команде ."Исходное положение" осуществляется сброс интеграторов 1 и 15 и установка начальных условий. По команде "Пуск" осуществляется процесс интегрирования и через. время Т по команде "Останов".осуществляется остановка процесса интегрирования и фиксация результата, т.е. в соответствии с (11) и (12) формирование матриц Р(Т) и Н(Т).Функциональное вычисление матричного коэффициента обратной связи Р в. соответствии с соотношением (9) осуществляется блоками 4-7, 10-13 и 16 следующим образом. После команды "Пуск" текущие значенияР(С) и Н(Г) поступают на входы умножителей 3, 4 и 6. На выходе умножителя 4 форми-. руются сигналы, пропорциональныетН (С) У, на выходе умножителя 7 Н(е) Иф(С), на выходе умножителя 5 - Н (С) У Н, на выходе сумматора 13 - Н (С) УН(С) +К, а на выходе формирователя 16 обратной величины формируется сигнал С Нт У Н(Т) +КЗ . В результате этого после перемножения сигналов блоков 7 и 16 умножителем 6 на выходе блока 12 инверторов формируется текущий матричный коэффициент обратной связи. Через интервал времени Т3 12429по команде "Останов" с пульта 14 управления после прекращения переход 1ных процессов, обусловленных инерционностью блоков 4-7, 10-13, 1 б и12, на выходах блока 12 инверторов хнустанавливаются коэффициенты Р об-.ратной связи в соответствии с соотношением (9).Формирование команд управленияблоком 14 и реализация процесса интегрирования может быть выполнено,например, по типу любой серийнойаналоговой вычислительной машины,т,е. на интегрирующих усилителяхс коммУтацией режимов работы ("Исходно положение" - установка начальных условий, ."Пуск", "Останов" ), Приэтом функции блоков 28 и 3,9 сводятся к установке соответствующихпостоянных коэффициентов передачпо входам обычных интеграторов наоперационных усилителях, что позволяет реализовать процесс интегрирования в реальном или в ускоренном масштабе времени. 25На фиг. 2 приведен пример стемымоделирования уравнений (1 О) и (12) 13 Ьдля объекта второго порядка (п=2, ш=1): А 1 т Ал 2 хТ В 4 Ад Ат х) (Е)(13) Ъц )ттг.г НН(Т), Ню (Т = Не ТНю +Нгв Т)НЭ" НН (Т)Н +НвТ)НгаЫИ И 22,т,е, необходимо не более (так как обычно матрица И диагональная и Уа =Ъ =О) четырех микросхем умножения и двух сумматоров, В наиболее распространенном случае, когда тп=1 (при этом размерность и вектора состояния может быть любой), формирователь 1 б обратной величины представляет собой делитель, реализующий операцию 1/Пт, где Бе - выходной сигнал сумматора 13.Изобретение, в частности, позволяет посредством изменения только одного параметра - величины отрезка времени Т в критерии (3), быстро изменять характер и интенсивность1управляющего воздействия в зависимости от изменения номинального режима работы объекта управления, что имеет важное значение для практики построения систем автоматического управления многорежимными объектами. Формула изобретения 5 Устройство для формирования сигналов управления с оптимальными коэфОбозначения А ., А,2 В соответствуют коэфФициентам передач по соответствующим входам интеграторов и равны соответствующим коэффициентам модели объекта (13) при моделировании в реальном масштабе времени При моделировании в иком масштабе времени (ускоренном или замедленном) и .для согласования "электрических переменных" и физических величин необходимо произвести соответствующее, масштабирование.Операции матричного умножения блоками 5-7 реализуются с помощью серийньг микросхем обычного умножения и сумматоров, Например, для системы (13) умножитель 4 выполняет следующие операции: фициентами обратной связи, содержащее первый блок интеграторов, умно- жители, два блока памяти блок инверторов, сумматор и пульт. управления, выход которого подключен к уттравляющему входу первого блока интеграторов, выход которого через первый умножитель соединен со своим входом тт- т с первым входом второго умножителя, а вторые входы первого и второго умножите)тей подкпючены к выходам первого и второго блоков памяти соответственно, о т л н ч а ю щ е е с ятем, что, с целью повьппения быстродействия устройства, в него введены дополнительно четыре умножителя,второй блок интеграторов и формирователь обратной величины, причем входвторого блока интеграторов подключенк выходу второго умножителя, управляющий вход - к выходу пульта управления, а выход второго блока интеграторов через последовательносоединенные третий умножитель, четвертый умножитель, сумматор, формирователь обратной величины и пятый умножитель подключен к входу блока ин2913 8блока интеграторов соответственно, второй вход сумматора подключен к выходу четвертого блока памяти, а второй вход шестого умножителя сое динен с выходом третьего умножителя. 124 верторов, выход первого блока интеграторов через шестой умножитель соединен с вторым входом пятого умножители, вторые входы третьего и четвертого умножителей подключены к выходам третьего блока памяти и второго1242913 Составитель В Техред М. Ходан ов ректор М. Максимиши а дакто Заказ 3704/ сное 4/ Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 ВНИИПИ по д 113035, МТираж 836Государственного комитета лам изобретений и открытий сква, Ж, Раушская наб,