Устройство для вычисления динамических характеристик систем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 159 4 С 05 В 13/02 ЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оинструментальН.Музыкин, Родионова ельство СС 15/34, 197 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРЯО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗ(71) Московский станкный институт(54) УСТРОЙСТВО ДЛЯ ВЫЧИСПЕНИЯ ДИНАМИЧЕСКИХ ХАРАКТЕРИСТИК СИСТЕМ(57) Изобретение относится к областиспециализированной вычислительнойтехники и предназначено для получения динамических характеристик исследуемых систем. Цель изобретения -80,1221639 А повышение точности вычисления динамических характеристик систем. Поставленная цель достигается тем, чтов устройство введены последовательносоединенные блок дополнительной памяти и блок коррекции. Устройствоработает следующим образом. Сначалавычисляют динамические характеристики в предполокении, что входной сиг"нал является "белым" шумом. Вычиспение осуществляется последовательноот более низкого порядкаядер Винерак более высокому. После вычислениянеточных значений динамических характеристик осуществляется их коррекциядо тех пор, пока не будет .достигнута заданная точность, 2 з.п. ф-лы,1 12Изобретение относится к специализированной вычислительной технике,предназначено для получения динамических характеристик исследуемых систем и может найти применение при анализе и синтезе технических, биологических и гибридных систем,Под динамическими характеристиками исследуемых систем понимается набор ядер Винера Ь, который однозначно и полностью описывает поведение системы, позволяет построитьмодель, адекватную реальному объектус наперед заданной точностью. Наиболее широкое распространение получилвзаимокорреляционный метод вычисления таких характеристик, которыйпредполагает, что на вход системыпри проведении эксперимента поступалидеальный "белый" гауссовский шум.Однако создание такого тестирующегопроцесса невозможно, поэтому на прак"тике используется входной сигнал,отличный от "белого" шума, что приводит к ошибкам в определении динамических характеристик,Целью изобретения является повышение точности вычисления динамическйх характеристик систем.На фиг. 1 показана блок-схемаустройства для вычисления динамических характеристик систем, на фиг.2 -развернутая блок-схема блока коррекции; на фиг. 3 - развернутая блоксхема узла сверток, на фиг. 4 - струк"тура блока вычислений 1 на фиг, 5 структура блока сдвига, на фиг. 6 -структура блока сверток, на фиг, 7 структура блока управления.Устройство содержит блок 1 памяти, блок 2 задержек, блок 3 вычислений, блок 4 регистрации, блок 5 уп"равления, блок 6 сдвига, блок 7 сверток, блок 8 дополнительной памятии блок 9 коррекции. 21639 На фиг. 2 показаны линия 10 связи блоков 3 и 9, линия 11 связи блоков 8 и 9 и линия 12 связи блоков 9 и 4. Блок 9 коррекции содержит узел 13 промежуточной памяти, узел 14 сверток, компаратор 15, узел 16 вычитания, узел 17 переключателя, регистр 18.На фиг. 3 обозначены линия 19 связи узлов 13 и 14, 16, линия 20 связи узлов 17 и 13, линия 21 связи узлов 15 и 17, линия 22 связи узлов 14 и 15, 16, Блок сверток содер 5 1 О 15 20 25 30 Ф 35 40 45 50 55 жит группу элементов задержки 23, группу умножителей 24, сумматор 25На фиг. 4 обозначены линия 26 связи блоков 2 и 3, линия 27 связи блоков 3 и 7, линия 28 связи блоков 7 и 3, линия 29 связи блоков 5 и 3. Блок вычислений содержит узел 30 регистров, умножитель 31, узел вычи" тания 32 и сумматор-накопитель 33.На фиг. 5 обозначены линии 34 и 35 связи блоков 5 и 6 и линия 36 связи блоков 6 и 2. Блок сдвига содержит узел 37 регистров, дешифратор 38.На фиг. 6 обозначены линия 39 свя зи блоков 2 и 7. Блок сверток содержит группу умножителей 40, узел 41 дополнительной памяти и сумматор 42На фиг, 7 обозначены линия 43 связи блоков 5 и 1, линия 44 связи блоков 5 и 2, линия 45 связи блоков 5 и 4. Блок управления содержит задающий генератор 46, триггер 47, логический элемент И 48, счетчик 49 текущей точки реализации, узел 50 памяти, счетчик 51 точки ядра, счетчик 52 порядка вычисляемого ядра.В исходном состоянии в блоке 8 дополнительной памяти находятся числовые значения, представляющие собой разность между реальными моментньми функциями используемого шума и моментными функциями идеального "белого" шума. В регистре 18 блока 9 коррекции находится значение требуемой точности вычисления динамических характеристик систем, В узле 50 памяти блока 5 управления находится номерначальной точки реализации, номер начальной точки ядра, номер вычисляемого ядра.Работа устройства осуществляется следующим образом.Сначала происходит вычисление динамических характеристик в предположении, что входной сигнал являлся "бельм" шумом, При этом используются все блоки устройства за исключением блока 4 регистрации и вновь введенных блоков коррекции 9 и дополнительной памяти 8. Вычисление происходит аналогично работе известного устройства, Вычисление динамических характеристик системы происходит при этом последовательно от более низкого порядка к более высокому. После вычисления неточных значений динамических9 характеристик осуществляется их коррекция до тех пор, пока не будет досз 1221 тигнута заданная точность. Полученные с требуемой точностью динамические характеристики системы передают" ся в блок регистрации 4.Устройство работает следующим образом.Поступившие в блок 1 памяти входные реализации выбираются в блок за держек по адресу, который по линии 43 связи поступает из блока 5 управле ний. В блок 6 сдвига по линии 34 поступают значения шагов сдвига входной реализации, которые синхронизируются сигналами, поступающими по линии 35 из блока 5 управления, В соответст 15 вии с управляющими сигналами, формируемыми дешифратором 38 блока 6 сдвига, которые передаются в блок задержек 2 по линии 36 связи, блок 2 задержек формирует последовательности20 сдвинутых сомножителей видау .х, хоу Хгугде у - точка первой входной реализации;х; - точка второй входной реализации;- начальный сдвиг реализации,ш 1, ш, шз, о ш - шаги сдвигавходной реализации. 639 которое передается в сумматор-накопитель 33 блока 3 вычислений. Такимобразом, в сумматоре-накопителе 33формируется значение тоЧки ядра Ви снера и-го порядка. формирование точки ядра считается оконченным, еслисчетчик 49 текущей точки реализацииб лока 5 управления достигает заданного значения (которое задается вузле 50 памяти блока 5 управления)В момент достижения заданного значения счетчик 49 блока 5 управленияформирует управляющий сигнал (линия 29) на выдачу значения вычисленной точки ядра в блок 9 коррекциипо линии связи 10 и в блок 7 свертокпо линии 27 связи. Одновременно этотже управляющий сигнал изменяет значение счетчика 51 точки ядра и про 35исходит вычисление следующей точкиядра. Как только счетчик достигаетзаданного значения (определяемогов узле 50 памяти блока 5 управления)происходит изменение значения счетчика 52 вычисляемого ядра и вычисляется ядро следующего порядка. Значение счетчика 52 вычисляемого ядрапо линии 44 передается в блок 2 задержек, который настраивается соот 45ветствующим образом по этому значению. По достижении требуемого порядка ядра (задаваемого в узле 50 памяти) процесс вычисления неточныхзначений динамических характеристик 50считают законченным по линии 45 и вблок 4 регистрации выдается сигналк готовности приема информации отблока 9 коррекции. Этим же импульсомсбрасывается триггер 47 работы, запрещая прохождение тактовых импульсов55 с задающего генератора 46 через элемент И 48, и начинается коррекцияцинамических характеристик блоком 9коррекции. Количество формируемых сомножичуелеи и определяется значением счетчика 52 порядка вычисляемого ядра,которое по линии 44 связи из блока 5управления передается в блок 2 задержек. Последовательность сдвинутыхсомножителей передается по линии 26связи в блок 3 вычислений на узел 30регистров, с которого затем поступают в умножитель 31, в котором формируется произведение видах х-ууу1х,2 ууОдновременно в блок 7 сверток по линии 39 связи поступают сдвинутые со-множители для формирования свертки,которая получается перемножением вгруппе умножителей 40 блока 7 свертокпоступивших сомножителей со значениями ранее вычисленных ядер меньшего порядка, хранящихся в узле 41дополнительной памяти. Полученныепроизведения с группы умножителей 40передаются на сумматор 42, где суммируются со значениями ядра нулевогопорядка и коэффициентами ортогонализации, поступающими из узла 41 допол.нительной памяти. Полученные значения сверток по линии 28 связи передаются в блок 3 вычислений на узел 32 вычитания, где формируется разностьвида где СЬх (1) - функционал. к-ого порядка.Полученная разность затем передается в умножитель 31, на входе которого получается произведение видаНеточные значения динамических характеристик, поступакзцие из блока 3 вычислений по линии 10 связи, хранятся в узле 13 промежуточной памяти блока 8 коррекции. Их коррек 5 ция осуществляется следующим образом,Неточные значения, динамических характеристик с узла 13 промежуточной памяти по линии 19 связи поступают в узел 14 сверток на группу элементов 23 задержки, с которого они с соответствующими задержками передаются на группу умножителей 24, на вторую группу входов, которые по линии 11 связи из блока 8 дополнительной памяти поступают числовые значения разности между реальными моментами функциями используемого шума и моментньми функциями идеального "белого" шума. Полученные произведения с выходов группы умножителей 24 поступают на входы сумматора 25, на выхоле 22 которого получается свертка значений динамических характеристик, поступивших по линии 19 связи с числовыми значениями разности, поступившими по линии 11 связи. Полученные таким образом значения свертки по линии 22 связи поступают в узел 16 вычитания, где они вычитаются иэ неточных значений динамических характеристик, поступивших из узла 13 про- . межуточной памяти по линии 19 связи. Полученная разность с узла 16 вычитания подается на вход узла 17 переключателя. Параллельно компаратор 15 сравнивает значения свертки, поступавшие по линии 22 связи из узла 14 сверток со значением требуемой точности, поступающим из регистра 18.40 В случае, если требуемая точность не достигнута, т.е. числовые значения свертки, поступающие по линии 22 связи, превосходят значения требуемой45 точности, хранящиеся в регистре 18, компаратор 15 выдает по линии 21 свя зи в узел 17 переключателя управляющий сигнал, по которому полученная в узле 16 вычитания разность передается по линии 20 связи в узел 1350 промежуточной памяти, и процесс корректировки вновь полученных неточных значений динамических характеристик повторяется, Если же требуемая . точность достигнута, то компаратор 15.55 выдает на узел 17 переключателя по линии 21 связи сигнал противоположно. го значения, по которому полученные с требуемой точностью значения динамических характеристик системы с узла 16 вычитания передаются на линию 12 связи, по которой они поступают в блок 4 регистрации, и вычисление оканчивается.Формула изобретения1, Устройство для вычисления динамических характеристик систем, содержащее блок памяти, блок задержек, блок вычислений, блок регистрации, блок управления, блок сдвига и блок сверток, выход блока памяти соединен с первым входом бло. ка задержек, второй вход блока задержек соединен с выходом блока сдви-, га, первый выход блока задержек соединен с первым входом блока вычислений, а второй выход блока задержек соединен с первым входом блока сверток, второй вход которого соединен с выходом блока вычислений, а выход блока сверток соединен с вторым входом блока вычислений, выходы блока управления соединены с соответствующими управляющими входами блоков памяти, сдвига, задержек, сверток, ,вычислений и регистрации, о т л ич а ю щ е е с я тем, что, с целью повышения точности вычисления динамических характеристик систем, устройство содержит последовательно соединенные блок дополнительной памяти и блок коррекции, причем второй выход блока вычислений соединен с вторым входом блока коррекции, а выход блока коррекции соединен с входом блока регистрации.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок коррекции содержит узел промежуточной памяти, узел сверток, узел вычитания, компаратор, узел переключателя и регистр, причем один выход узла переключателя является выходом блока коррекции, а другой выход узла переключателя подключен к первому вхоцу узла промежуточной памяти, второй вход которого является вторым входом блока коррекции, а выход узла промежуточной памяти соединен с первыми входами узла сверток и узла вычитания, второй вход узла сверток является первым входом блока коррекции, выход узла сверток соединен с вторым входом узла вычитанияи первым входом компаратора, второйвход компаратора соединен с выходом регистра, а выход компаратора соединен с вторым входом узла переключа-, теля, первый вход которого соединен с выходом узла вычитания.3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что узел сверток содержит группу элементов задерж. ки, группу умножителей и сумматор,причем вход элементов задержки группы является первым входом узла сверток, а группа выходов элементов задержки подключена к первой группевходов группы умножителей, втораягруппа входов которой является вторым входом узла сверток, а группа,выходов группы умножителей соединенас группой входов сумматора, выход которого является выходом узла сверток.Составитель Л.КудрявцевТехред В.Кадар Корректор Л. Патай Редактор Т.Митейко 54 Тираж 836ВНИИПИ Государственного комитетапо делам изобретений и открытий 113035, Москва, Ж, Раушская на ПодписноеР Заказ 1613/