Гибридное интегрирующее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 7/1 ГОСУДАРС Г 10 ДЕЛАМ АНИЕ ИЗОБРЕТЕН Мй,(54)(57) ГИ УСТРОЙСТВО, второй инте НТЕГРИРУК 1 ЕЕее первый ивыход каждогок первым вхоервого и втоИДНОЕ Иодержааторы,дключе з которых п ам соответственно го; типлс п ННЫЙ НОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТНРЫТИИ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР433510, кл, С 06 С 1/00, 1971.Способы и средства интегрирующего преобразования, Сборник "Приборы, средства автоматизации и системы управления" , сер. ТС 5 "Электроизмерительные приборы", вып. 2 М ЦНИИТЭИприборостроения 1982, с. 15, рис. 5. рого компараторов, выход первокомпаратора соединен с входом данных первого триггера, переключатель,первый выход которого соединен свходом первого интегратора, и масштабный резистор, первый вывод которого является информационнымвходом устройства, о т л и ч а ю -щ е е с я тем, что, с целью повышения точности интегрирования, внего введены генератор эталонныхтоков, счетчик, три мультиплексора,четыре элемента НЕ, второй триггер,четыре элемента И, причем выходыпервого и второго элементов И являются информационными выходамиустройства, вторые входы первогои второго компараторов соединены ЯО 1168972 А с шиной нулевого потенциала, второй вывод масштабирующего резистора подключен к информационному входу переключателя, второй выход которого соединен с входом второго интегратора, знаковый вход генератора эталонных токов подключен к выходу первого мультиплексора, соединенного с управляющим входом второго мультиплексора, первым входом первого элемента И и через первый элемент НЕ с первым входом второго эле. мента И, выход второго мультиплексора подключен к первому управляющему входу генератора эталонных токов и через второй элемент НЕ к вторым входам первого и второго элементов И, третьи входы которых соединены с входом тактовых импульсов устройства, подключенным к входу счетчика, выход которого соединен с управляющим входом переключателя, вторым управляющим входом генера" тора эталонных токов, первым входом третьего элемента И и через третий элемент НЕ с первым входом четвертого элемента И и с управлякщими входами первого и третьего мультиплексоров, вторые входы третьего и четвертого элементов И подключе. ны к входу тактовых импульсов устройства, первый и второй выходы генератора эталонных токов соединены с входами соответственно первого и второго интеграторов, выход второго компаратора подключен к входу данных второго триггера и первому информационному входу третьего мульексора, выход которого соединенервым информационным входом и че рез четвертый элемент НЕ с вторыминформационным входом второго мультиплексора, а второй информационныйвход третьего мультиплексора подключен к выходу первого компаратора, выход первого триггера соединен с первым информационным входом 1168972первого мультиплексора, второй инФормационный вход которого подключен к выходу второго триггера, выходы третьего и четвертого элементов И соединены соответственно с синхровходами второго и первого триггеров.Изобретение относится к гибридной вычислительной технике и может быть использовано в аналого-цифровых вычислительных системах иустройствах автоматики для длитель ного интегрирования аналоговогосигнала.Цель изобретения - повышениеточности интегрирования.На фиг 1 приведена функциональная 10 схема гибридного интегрирующегоустройства, на фиг.2 - Функциональная схема цифрового логического бло" ка, на фиг,З - Функциональная схема генератора эталонных токов; на Фиг.4- 15 временные диаграммы в соответствующих точках устройства (на Фиг.1эти точки обозначены латинскимибуквами).20Гибридное интегрирующее устройство (фиг.1) содержит два усилителя1 и 2 постоянного тока (УПТ) и дваконденсатора 3 и 4, два компаратора5 и 6, первый триггер 7 переключатель 8, масштабный резистор 9, информационный вход 10 устройства, генератор 11 эталонных токов (ГЭТ),цифровой логический блок 12, счетчик 13, третий элемент НЕ 14, вход З 015 тактовых импульсов устройства, ин.формационные выходы 16 и 17 устройства,Цифровой логический блок 12 содер З 5 жит первый 18, третий 19 и второй 20 мультиплексоры, четвертый 21, пер. вый 22 и второй 23 элементы НЕ,триггер 24, первый 25, четвертый 26, вто. рой 27 и третий 28 элементы И. УПТ 1 40 и конденсатор 3 образуют первый интегратор 29, а УПТ 2 и конденсатор 4 - второй интегратор 30. Генератор 11 эталонных. токов содержит переключатель 31, усилитель 32, резисторы 33 и 34, ключи 351- 35 я, дешифратор Зб, транзисторы 37 и 38.Устройство работает следующимобразом.В интеграторах 29 и 30 поочередно реализуется режим двойного интегрирования, Порядок интегрирования устанавливается с помощью логической переменной Ь, представляющей собой выход и-го разряда счетчика 13, При Ъ=О в первом интеграторе 29 реализуется первое интегрирование (промежутки времени 1 О-С ина диаграмме й, фиг,4), а во втором интеграторе 30 - второе интегрирование (промежутки времени С -й и й -1: на диаграмме Г, Фиг.4). Источник интегрируемого напряжения при этом через резистор 9 и переключатель 8 подключен к входу первого интегратора 29, первый выход ГЭТ 11 обесточен. Второй выход ГЭТ 11 активизирован - в нем протекает эталонный ток того или иного направления (в зависимости от знака напряжения на выходе второго УПТ 2), который производит уменьшение напряжения (по абсолютной величине) до нуля на выходе второго УПТ 2, Величина П , которая представляет собой интеграл входного напряжения за время первого интегрирования, преобразуется при этом во временной интервал С -1, . Этот интервал заполняется тактовыми импульсами, число которых пропорционально интегралу входного воздействия за время первого интегрирования. Эти импульсы появляются на выходе 17 отрицательного приращения, поскольку Б) О, что является призна. ком отрицательного интегрирующего напряжения. Если Ц О, то выходные импульсы появляются на выходе 16 поло. 5 жительного приращения (промежуток времени с -с на диаграмме з, фиг.4). При Ь=1 в первом интеграторе 29 реализуется второе интегрирование (про 10 межутки времени С-С и С 7- на диаграмме Й, фиг.4), а во второй интеграторе 30 - первое интегрирование (промежутки времени С-.С и тр- на диаграмме Г, фиг.4), Источник ин 15 тегрируемого напряжения при этом через резистор 9 и переключатель 8 под" ключен к входу второго интегратора 30, второй выход ГЭТ 11 обесточен, первый выход ГЭТ 11 активизирован. Процесс второго интегрирования в первом интеграторе 29 идентичен вышеуказанному аналогичному процессу во втором интеграторе 30, поэтому в промежутке времени С- появляются им 25 пульсы отрицательного приращения ин" теграла входного напряжения, а в про,межуток времени 1 -С - импульсы поло7 9жительного приращения интеграла входного напряжения. Анализ принципа действия устройства показывает, что первый 29 и второй 30 интеграторы попеременно интегрируют входное воздействие, что способствует непрерывному интегрированию входного сигнала, и преобразуют приращения интеграла 35 входного напряжения в последовательность импульсов, число и знак которых (номер выхода) соответствуют величине приращения интеграла и знаку этого приращения, Для реализации выше 40 указанного алгоритма работы устройства необходим управляемый ГЭТ. Один из вариантов такого генератора изображен на фиг.З При Р=О переключатель 31 находится в верхнем положении 5 и на выходе ГЭТ 11 формируется эталонный ток положительной полярности (на фиг.З это направление показано стрелкой). При Р=1 переключатель 31 находится в нижнем положении и на вы. 50 ходе ГЭТ 11 формируется эталонный ток отрицательной полярности, Ответвление эталонного тока в соответствующий вывод осуществляется с помощью коммутатора, в который входят ключи 351-35 и дешифратор 36. В дальнейшем принята следующая логика работы коммутатора: Ь=О, ц=О - замкнут ключФ 35 Ь=1, с=О - замкнут ключ 35; ЬО, с=1 - замкнут ключ 351, Ь=1, = - злмкнут ключ 35. Это по тноллст при Ь=О направить эталонный ток соответст. ующего знака во второй выход (поскольку второе интегрирование идет во втором интеграторе 30), а при Ь=1 - в первый выход, Кроме того, эталонный ток к входу первого 29 и второго 30 интегратора (в зависимости от значения сигнала Ь) может протекать только в течение времени вто рого интегрирования (при этом 1=0). В другие моменты времени сигнал ц=1, при этом в зависимости от значения сигнала Ь замкнут либо ключ 359, либо ключ 35, что приводит к ответвлению эталонного тока на общую точку устройства. Управляющие сигналы р и ц формируются в блоке 12.Принцип действия блока 12 заключа. ется в следующем, Триггер 7 и триггер 24, входящий в состав блока 12, запоминают на время второго интегрирования знак .,напряжения на выходах первого 29 и второго 30 интеграторов соответственно (первый вход триггеров 7 и 24 является входом данных, второй вход - синхровходом). Знак напряжений на выходах первого 29 и второго 30 интеграторов заносится в триггеры 7 и 24 в течение первого интегрирования в соответствующих интеграторах 29 и 30 в виде определенного значения логических переменных с и Ь, которые вырабатываются со. ответственно первым 5 и вторым 6 компараторами, При этом предполагаются следующие соотношения: если д(Г) ъ 0 то ц(Ь)=0, если с(й) ( О, то 9(Ь)=1. Первый мультиплексор 18 транслирует запомненное значение и или Ь (в зависимости от значения сиг нала с) напервый выход блока 12. На этом выходе образуется сигнал р, который в ГЭТ 11 управляет направлением эталонного тока. Так, при Ь=О (второе интегрирование идет во втором интеграторе 30), с 1 (первый мультиплексор 18 транслирует сигнал Ь с выхода триггера 24), поэтому р=Ь, Если в течение первого интегрирования во втором интеграторе 30 выполняется условие П =Г)0 (момент времени с. на диаграмме Г фиг.4), то р=Ь=О (диаграмма Р, фиг.4), Это означает, что эталойный ток на втором выходе ГЭТ 11 поступает на вход вто 1168972рого интегратора 30, что и требуетсядля уменьшения напряжения на выходевторого интегратора 30, 1 ругие ситуации, которые возникают в устройстве,можно проанализировать аналогичнымспособом, Мультиплексоры 19 и 20совместно с элементом НЕ 23 формируют сигнал о. Используя данные предыдущего примера, принцип формированиясигнала и может быть пояснен следующим образом. Сигнал с=1 обеспечиваетпрохождение через мультиплексор 19сигнала Ь (с выхода второго компаратора 6). Этот сигнал поступает напервый и второй (через элемент ЯЕ21) информационные входы мультиплексора 20. Сигнал р=О, который действует на управляющем входе мультиплексора 20, обеспечивает прохождение сигнала Ь по информационному входу мультиплексора 20 (т,е, без инверсии),поэтому ц=Ь. Анализ диаграмм Ь и и(фиг.4) в промежутке временипоказывает, что сигнал ц=О в течениевсего времени второго интегрирования во втором интеграторе 30,Если Ь=1, как это имеет место в промежутке времени С-С, то сигналр=1, и мультиплексор 20 пропускаетсигнал Ь по информационному входу синверсией, поэтому 1=Ь, Анализ диаграмм Ь, р, и (фиг.4) в промежуткевремени 1- показывает, что сигналц=О в течение всего времени второгоинтегрирования во втором интеграторе 30, Таким образом, при любом знакевыходного напряжения второго интегратора 30 сигнал ц=О в течение всего 5 времени интегрирования во второминтеграторе 30, что соответствуеталгоритму работы всего устройства вцелом. Аналогичным образом функциони.рует блок 12 и во время второго ин 1 ц тегрирования в первом интеграторе29, только в качестве входных используются сигналы г и я. ЭлементыИ 25 и 27 обеспечивают прохождениетактовых импульсов, на выходы устрой ства только в течение второго интегрирования в соответствующих интеграторах 29 и 30. Это обеспечиваетсяподачей открывающего сигнала и черезэлемент ЯЕ 23. Сигнал р определяет 2 б номер выхода, на котором появляютсятактовые импульсы, При р=О открытэлемент И 27 и тактовые импульсыпоявляются на выходе 17 устройства(выходе 1 ), который является выходом отрицательного приращения интеграла, входного воздействия. Прир= открыт элемент И 25 и тактовыеимпульсы появляются на выходе 16устройства (выход з), который явля- ЗО ется выходом положительного приращенияинтеграла входного воздействия.Элементы И 26 и 28 обеспечивают прохождение импульсов записи соответственно в триггеры 7 и 24 в течение З первого интегрирования в соответствующих интеграторах 29 и 30.