Устройство для имитации неисправностей

БРЕ ТВУ У СВ ельство ССС 16, приори ОСУДАРСТВЕКНЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗ(56) 1, Авторское свидет РВ 1037259, кл. О 06 Г 11/тет 1981,2, Авторское свидетельство СССРУ 1016787, кл . О 06 1" 11/26, приоритет 1982 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ИМИТАЦИИНЕИСПРАВНОСТЕЙ, содержащее два регистра адреса, блок сравнения адреса, первый блок счета тактов, формирователь импульсов, причем группавходов первого регистра адреса является группой адресных входов устройства,группы выходов первого ивторого регистров адреса соединенысоответственно с первой и второйгруппами входов блока сравненияадреса, счетный вход первого блокасчета тактов соединен с тактовымвходом устройства, а выход формирователя импульсов является первыминформационным выходом устройства,о т л и ч а ю щ е е с я тем, что,с целью расширения его функциональных возможностей за счет имитациинеисправностей типа короткое замыкание, обрыв, в него введены дварегистра кода, блок сравнения кодов, счетчик циклов, регистр циклов, блок сравнения циклов, шифратор неисправностей, счетчик адреса, регистр количества адресов,блок сравнения количества адрееов,второй блок счета тактов, .элементКПИ, три элемента И, два формуро 801164715 А вателя сигнала неисправности, причем группа входов первого регистра кода является группой информационных входов устройства, группы выходов первого регистра кода и второго регистра кода соединены соответственно с первой и второй группами входов блока сравнения кодов, выход которого соединен со счетным входом счетчика циклов, группа выходов которого соединена с первой группой входов блока сравнения циклов, вторая группа входов ,которого соединена с группой выходов регистра циклов, выход блока сравнения адреса соединен со счетным входом счетчика адреса, группа выходов которого соединена с первой группой входов блока сравнения количества адресов, вторая группа входов которого соединена с группой выходов регистра количества адресов, выход блока сравнения количества адресов соединен с информационным входом пер-.вого блока счета тактов и с первым информационным входом шифратора неисправностей, второй информационный вход которого соединен с выходом бло ка сравнения циклов и с информационным входом второго блока счета тактов, счетный вход которого соединен со счетным входом первого блока счета тактов, первый, второй, третий информационные выходы шифратора неисправностей соединены соответственно с первыми входами первого, второго, третьего элементов И, выходы первого и второго блоков счета так.тов соединены соответственно с пер-вым и вторым входом элемента ИЛИ, выход которого соединен с вторыьивходами первого, второго, третьегоэлементов И, выход первого элементаИ соединен с входом первого формирователя сигнала неисправности, выход которого является вторым информационным выходом устройства, выходбч 75второго элемента И соединен с входом второго формирователя сигнала неисправности, выход которого является третьим информационным входом устройства,.выход третьего элемента И соединен с входом формирователя импульсов.Изобретение относится к вычислительной технике и может быть использовано при отработке оборудования и программ, выполняющих контроль и диагностирование неисправностей,Известно устройство для контроляцифровых блоков, содержащее имитатор неисправностей комбинационныхсхем, предназначенных для имитациив случае релейно-контактных схемнеисправностей типа обрыва и короткого замыкания и в случае бесконтактных схем - неисправностей типа О илина выходе элемента ,Однако упранление внесением неисправностей производится сложнойлогической схемой, вкпючаемой в состав устройства для контроля цифровыхблоков и выполняющей кроме этойдруже функции. Кроме того, устройство предназначено для имитации неисправностей комбинационных схеми не позволяет иетировать неисправности во внешних сигналах цифровыхвычислительных машин (ЦВМ),Наиболее близким к предлагаемомупо технической сущности являетсяустройство для имитации неисправностей цифровой вычислительной машины 2, генерирующее одиночные импульсы нулевого потенциапа, содержащее два регистра адреса, выходы которых соединены с блоком сраннения .адреса, выход которого соединен стриггером, переходящим в единичноесостояние при сравнении адресов,счетчик и регистр тактов, выходыкоторых соединены с блоком сравнения тактов 1 выход которого через элемент Й, вторым входом которого является единичный выход триг 2гера, соединяется с формирователемимпульсов 2 .Однако момент, ввода неисправностей определяется только единственным адресом команды ЦВМ и тактомвыполнения команды, кроме того,устройство может задавать толькоодин тип отказа.Целью изобретения является рас О ширение Функциональных возможностей устройства эа счет имитациинеисправностей типа короткое замыкание и обрывПоставленная цель достигается 15 тем, что в устройство для имитации неисправностей цифровой вычислительной машины, содержащеедва регистра адреса, блок сравнения адреса, первый блок счета так тон форьирователь импульсовпричем группа входов первого регистраадреса является адресной группойвходов устройства, группы выходонпервого и второго регистров адреса соединены соответственно с первой и второй группами входов блока сравнения адреса, счетный входпервого блока счета тактов соединен с тактовым входом устройства, З 0 а выход форирователя импульсов-.является первым .информационнымвыходом устройства, нведены дварегистра кода, блок сравнения кодов,счетчик циклов, регистр циклов, блок сравнения циклов, шифратор неисправностей, счетчик адреса, регистр количества адресов,блок сравнения количества адресов,второй блок счета тактов, элементИЛИ, три элемента И, два формиронателя сигналов неисправности, причем группа входов первого регистра3 11 б 4кода является группой информационных входон устройства, группы выходов первого регистра кода и второго регистра кода соединены соответственно с первой и второй группами,входон блока сравнения кода,выход которого соединен со счетнымвходом счетчика циклов, группа выходов которого соединена с первойгруппой входов блока сравнения цик. - О лов, вторая группа входов которого соединена с группой выходов регистра циклов, выход блока сравнения адреса соединен со счетнымвходом счетчика адреса, группа выходов которого соединена с первой группой входон блока сравнения количества адресов, вторая группа входов которого соединена с группой выходов регистра количества адре О сов, выход блока сравнения количества адресов соединен с информационным входом первого блока счета тактов и с первым информационным входом шифратора неисправностей, второй информа ционный вход которого соединен с выходом блока сравнения циклов и с ин- формационным входом второго блока счета тактов, счетный вход. которого соединен со счетным входом перного блока счета тактов, первый, второй, третий информационные выходы шифра тора неисправностей соединены соот- ветственно с первымл входами первого, второго, третьего элементов И, выхо 35 ды первого и второго блоков счета тактов соединены соответственно с первым и вторым входом элемента ИЛИ, выход которого соединен с вторыми входами первого, второго, третьего элементов И, выход первого элемента И соединен с входом первого формирователя сигнала неисправности, выход которого является вторым информационным выходом устройства, выход второго элемента И соединен с входом второго Формирователя сигнала неисправности, выход которого является третьим информационным входом устройства, выход третьего элемента И соединен с входом формирователя импульсов.На Фиг,изображена структурная схема предлагаемого устройства; на фиг. 2 - структурная схема шифратора неисправности.Устройство содержит первый и вто- рой регистры адреса 1 и 2, соединен 715 4ные с.блоком сравнения адреса 3,счетчик адреса 4, регистр количестваадресов 5, соединенные с блоком сравнения количества адресов б, первый ивторой регистры кода 7 и 8, соединенные с блоком сравнения кода 9, счетчик циклов 10, регистр циклов 11,соединенные с блоком сравнения циклон 12, шифратор неисправностей 13,первый и второй блоки счета тактов14 и 15, соединенные через элементИЛИ 6 с тремя элементами И 17, 18,и 19, соединенныьи с первым и вторымФормирователем сигналов неисправности 20 и 21, и формирователем импульсов 22, блок счета тактов 14 содержит триггер, счетчик тактон и регистртактов, соединенные через блок сравнения тактон с элементом И.Счетные входы блока счета тактов14 и 15 соединены с тактовым входомустройства, Информационный вход первого блока счета тактов 14,соединенс выходом блока сравнения количества адресов и с первым информационным входом шифратора неисправностей 13, информационный вход второго блока счета тактов 15 соединен с вторым информационным входом шифра. тора неисправностей 13.Выходы блоков счета тактов 14 и 15 соединены с первым и вторым входом элемента ИЛИ 16 соответственно,Устройство работает следующим образом. При подготовке устройства кработе группа адресных входов первого регистра 1 адреса подключается к цепям передачи адреса команд,группа информационных входов первого регистра 7 кода подключается кцепям передачи кодовых слов, Тактовый вход устройства соединен сосчетными входами блоков счета тактов 14 и 15 и подключается к генератору тактовой частоты,Выходы. устройства подключаютсяк выбранной точке схемы ЦВМ, либок внешним связям ЦВМ, в которыхнеобходимо имитировать неисправность.В исходном состоянии первыйрегистр 1 адреса, счетчик 4 адреса, первый регистр 7 кода, счетчик10 циклов, триггер и счетчик в первом и втором блоках счета тактов14 и 15 обнулены; нторой регистр 2адреса, регистр 5 количества адре 5 11 сов, второй регистр 8 кода, регистр 11 циклов, шифратор неисправностей 13, р егистры в двух блоках счет а тактов 14 и 15 находятся в произвольном состоянии.Для внесения определенной неисправности в нужном такте и цикле выполнения команды или передачи заданного кода устанавливаются начальные условия: но втором регистре 2 адреса - адрес команды, в регистре 5 количества адресов - кодовое слово, н регистре 1 циклов - количество повторений кодового слова, в шифраторе неисправности 3 - тип неисправностей при выполнении укаэанных выше условий, в регистрах тактов каждого блока счета тактов 14 и 5 " количество тактов. Начальные условия задаются тумблерами вручную перед началом работы, При выполнении программы в определенный момент времени в первый регистр 1 адреса записывается адрес, равный ацресу, записанному во второй регистр 2 адреса, на выходе блока 3 сравнения адреса появляется сигнал сравнения, который поступа-. ет на счетчик 4 адреса. Счетчик 4 адреса начинает считать адреса команд ЦВМ, В случае равенства количества адресон в счетчике. 4 адреса и в регистре 5 количества адресов схема сравнения 6 выдает сигналы н шифратор неисправностей 3 и в первый блок счета тактов 14, В то же время при передаче кодовых слов по внешним связям ЦВМ н определенный момент времени (может быть одновременно с выходом на заданный адрес)кодовое слово в первом регистре 7 кода становится равным кодовому слову во втором регистре 8, тогда блок сравнения кода 9 выдает сигнал сравнения, который поступает на счетчик 10 циклов, Счетчик 10 циклон начинает считать циклы передачи,заданного кода. В случае равен.ства количества циклов н счетчике 10 циклов и в регистре,11 циклов схема сравнения 12 выдает сигнал в шифратор неисправности 3 и во второй блок счета тактов 15. Под действием сигналон с блока сравнения количества адресов 6 и с блока сравнения циклов 12, поступающих на информационные входы первого и второго блоков счета тактов 6471514 и 5 формируется сигнал на ныхо- ,де блоков счета тактов 4 и 15,который поступает на элемент ИЛИ 16,В случае поступления сигнала с любо5 го или с обоих блоков счета тактов14 и 5 элемент ИЛИ 6 выдает сигнална элементы И 7, 18 и 19, При поступлении сигнала с шифратора неисправности 13 и элемента ИЛИ 16 на1 О элемент И 17 срабатывает первый формирователь сигнала неисправностей20, имитирующий обрыв цепи, при поступлении сигналов на элемент И 18. срабатывает второй формировательсигнала неисправности 21, имитирующий короткое замыкание, при поступлении сигналов на эг,.емент И 9,запускается формирователь импульсов22, имитирующий одиночный импульс16 нулевого потенциала, воздействующийна выбранную точку схемы, что воспринимается как неисправность н даннойточкеположительный сигнал заменя-,ется нулевым),25, После этого устройство принодится в исходное состояние (цепи установки на чертеже не показаны), иподготавливается к очередному заданию неисправности,Предлагается использование блоков сравнения типа поразрядных сумматоров по модулю два сигнапон сосчетчика и регистра (нли двух регистров), причем выхоцы сумматораобъединены элементом И, использование нормально разомкнутых электронных коммутаторов для имитацииобрыва, когда выходное сопротивление формирователя 20 становится бесконечно большим, и нормально замкну-.тых - для имитации короткого замыкания соответственно. Шифратор неисправностей 13 представляет собойшесть переключаемых заранее комму4таторов, соединяющих выход блокасравнения циклон 12, либо выходблока сравнения количества адресов6 с одной или несколькими схемамиИ 17, 8 и 19).В качестве примера может бытьЗФрассмотрена реализация схем шифратора неисправностей, которая представлена на фиг. 2,Йюфратор неисправно.тей можетпредставлять собой набор из шеститумблеров 23-28 и трех элементовИЛИ 29, 30 и 31, Посредством тумблерон 23-28 перед началом работы выходы блока сравнения количестваадресов 6 и выходы блока сравнения циклов 12 подключаются через элементы ИЛИ 29, 30, и 31 и элементы И 17, 18 и 19 к входам первого 20и второго 21 коммутаторов и к формирователю импульсов 22. Таким образом, имеется возможность задания трех типов неисправностей по совпадению адреса или этих же неисправнестей по совпадению кода цикла.Например, включив предварительно тумблеры 25, 26 и 28, по совпадению адресов в блоке сравнения количества адресов 6 имитируются 2 типа неисправностей - обрыв цепи (первым коммутатором 20) и короткое замыкание вторым коммутатором 2). Короткое замыкание, кроме того, имитируется по совпадению кодов цикла в блоке сравнения циклов 12. По совпадению кодов цикла в блоке сравнения циклов 12 такжеО Введение в устройство для имитации неисправностей счетчика адреса 4, регистра количества адресов 5, . блока сравнения 6, регистров кода 7 и 8, блока сравнения кодов 9, счетчика 10 и регистра 1 цикпов, блока сравнения циклов 12, шифратора неисправностей. 13, коммутаторов 20 и 21 обеспечивает сокращение времени комплексной отладки программ эа счет повышенной точности момента внесения неисправностей различного типа в ЦВМ и ее внешние связи, что позволяет точно оценить поведение ЦВМ и связанных с ней устройств при наличии конкретных неисправностей, и следовательно, повысить качество и сократить сроки отработки оборудования и программ. 116415 8имитируется импульсная помеха формирователем импульсов 22.6475 гЛВЧЕНт Фи.Г Сост авител ь А. СиротскТехред М.Пароцай С Декмар рек Подписное аказ 4188/4 О Тир аэ ИИПИ Гос,удар по делам Москва, Жственного коьотета СССРиэобретений и открытийРаушская наб., д. 4/5 1303.Патент", г. Узгород, ул тная,05 локо граниной ЯОЯУчВбтЯО ОдРюй йа ьлаиентИП актор Л.Аврамен Облако 12 сробнеНозпемнщ ИЯ