Запоминающее устройство с самоконтролем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 23 А 1 119) 111 б 1) 4 0 11 С 29/00 ф Й; ,-.,7 Ф ИСАНИЕ ИЗОБРЕТЕ 4-24 М, Коцовский,хов сите.я к вычисчастности к зам, и может быть наюших устройстокдлькуляторовяется увеличеельство СССР 29/00, 1982, ьство СССР 29/00, 1980. кости и упроше ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение отлительной технике,поминающим устройстиспользовано в заповах микроЭВМ или миЦелью изобретения яние информационной1 1 ч 9823 ние устройства, Устройство содержитнакопитель 1, два регистра 9, 10поразрядного сдвига, первый регистр2,числа, входы 11 которого являютсяинформационными входами устройства,со второго по четвертый регистры 3,4, 5 числа, регистр 6 адреса, коммутатор 7, блок 8 управления, Каждоечисло записывается в накопитель 1. изрегистра 2 в обратном коде, считывается на регистр 4, чатем записывается в прямом коде и снова считывается на регистр 4Регистр 4, выполненный из счетных триггеров, выполняет поразрядное суммирование по модулю два прямого и обратного кодовсчитанного числа и на его выходахформируется код наличия ошибки, содержащий нуль в разряде, соответству 1Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может бытьиспользовано в запоминающих устройствах микроЭВМ или микрокалькуляторов5Цель изобретения - увеличение информационной емкости и упрощение устройства,На фиг, 1 представлена структурнаясхема предлагаемого устройства; нафиг, 2 - функциональная схема наиболее предпочтительного варианта выполнения блока управления,Устройство содержит (фиг,1) накопитель 1, первый 2, второй 3, третий4 и четвертый 5 регистры числа, регистр 6 адреса, коммутатор 7, блок 8управления, первый 9 и второй 10 регистры поразрядного сдвига, информационные входы 11, информационныевыходы 2 и адресные входы 13, Нафиг, 1 обозначены входы 14 сигналовкода ошибки, с первого по девятый выходы 15-23 блока управления, вход 24записи, вход 25 чтения и выход 26разрешения обращения устройства.Блок 8 управления ( фиг.2) содержит ЯЯ-триггеры 27 и 28, элементыИПИ 29-34, группу элементов ИЛИ 35,элементы И 36-45, с первой 46 по пятую 50 группы элементов И, элемент ющем неисправному разряду накопителя 1, и единицы в разрядах, соответствующих исправным разрядам накопителя 1. При поступлении этого коданаличия ошибок в блок 8 управленияв нем формируются коды, управляющиепоразрядным сдвигом данных влево врегистре 9, с целью обхода при записи отказавшего разряда накопителя 1,и сдвигом вправо в регистре 1 О сцелью восстановления считанной информации на информационных выходах 12устройства, которыми являются выходырегистра 5. Информационная емкостьустройства повышается за счет того,Что в процессе самоконтроля не используются ячейки накопителя 1 в качестве резервных ячеек и маркерных разрядов. 2 ил,НЕ 51, первую 52 и вторую 53 группы элементов НЕ, элементы задержки54-60, На фиг. 1 и 2 обозначены также выход 61 элемента И 38, выход 62элемента И 40, выход 63 элемента И45, первая группа выходов 64-64 ,65-65, и вторая группа выходов 66 -66 67, - 67 где п - число разрядов регистров 9 и 10 поразрядногосдвига, Регистр 4 числа может бытьвыполнен иэ счетных триггеров.Устройство работает следующим образом,Исходное состояние триггеров 27и 28 является единичным (фиг,2). Следовательно, на выходе 26 элемента И42 сформирован сигнал высокого уровня, который указывает, что устройство готово к обмену данными, Припоступлении на вход 24 импульса запроса на запись данных на выходе 15формируется импульс приема данных свходов 11 в регистр 2, а на выходе19 - импульс приема адреса с входа 13в регистр 6 и импульс сброса регистра 4, Через время задержки элемента54 на выходах 16 и 20 формируютсяимпульсы, по которым информация синверсных выходов регистра 2 (фиг.1)1через коммутатор 7 записывается внакопитель 1 по адресу, установлен3 13998ному в регистре б, Импульс с выхода16 также переключает триггер 27 ннулевое состояйие, тем самым нд выходе 26 устанавливается низкий уро 6нень сигнала, означаюший запрет ндочередное обращение к устройстну,Через время задержки элемента 55на выходе 2 формируется импульс, покоторому записанная информация в обратном коде считывается иэ накопителя1 и записывается в регистр 4. Черезвремя задержки элемента 56 на выходе16 формируется единичный импульс, который поступает на выходы 17, 20 ц 1 Вна входы элементов ИЛИ 35 и вырдбдтыает управляющий код П С П 2 С ПС С= 101010,0, причем сигналыП -П на выходгх 641-64., равныединице, а сигналы С нд выходах 65 - Ог нулю, По этим импульсам с прямых выходов регистра 2 информация без изменений передается через регистр 9,коммутатор 7 и записывается в накопитель 1, Через время задержки эле -мента 56 на выходе 21 формируется импульс, по которому записанная информация в прямом коде считывается изнакопителя 1 и записывается н регистр4, на выходе которого формируется 30сумма По модулю дна считанных обратного и прямого кодон. Если н даннойячейке накопителя 1 отказавших разрядов нет, то сигналы на всех разрядах регистра ч числа равны единице,ф 1=1В этом случае на выходе элемента И43 формируется сигнал высокого уровня, Через время задержки элемента 58открывается элемент И 41, с выхода 40которого управляющий импульс черезэлемент ИЛИ 34 поступает на вход установки триггера 27 и переключаеттриггер в единичное состояние, На вы.ходе 26 элемента И 42 формируется 45сигнал высокого уровня, который разрешает обращение к устройству дляочередного обмена данными,Если в данной я чейке накопителя 1отказал один разряд, например третий, 80то, соответственно сигнал на ныходетретьего разряда регистра 4 равен нут,е, Х Х 2 Хз Х 4 ХО=1101,1Тогда через время задержки элемента58 открывается элемент И 40 и на еговыходе 62 Формируется импульс, по которому нд выходах 7 и 20 появляютсяуправлявшие импульсы, а на выходах651 в ,65 66 - 66 Формируется код 3410100101, который уцрднляетсдвигом в регистре 2, В этом случаепод воздействием сформирондцногоуправляющего кода цд выходах 65-66информация с прямых выходов регистра2 через регистр 9 и коммутатор 7 записывается н накопитель 1, Причемпервые дна разряда информации передаются без изменений, а разряды стретьего цо п сдвигаются вправо наодин разряд в регистре 9, Тем самымосуществляется обход отказавшего разряда ячейки накопителя 1, При этомзначение и-го разряда теряется, т,е,точность записанного информационногокодл ухудшается на 2 " (для чисел сФиксированной запятой), Импульс с вы: ода 62 элемента40 также поступает через элемент ИПИ 34 на вход триггера 27, перключает его н единичноесостояние и на выходе 26 элемента И42 Формируется сигнал высокого уровня, который разрешает обращение кустройству для очередного обмена данными,Г 1 ри поступлении нд вход 25 импульса запроса на чтение данных на выходе 19 формируется импульс, по которому происходит прием адреса с входон 13 в регистр 6 и гашение содержимого регистра 4. Через время задержки элемента 59, меньшее времени задержки элемента 56, импульс поступает ца вход сброса триггера 28 и переключает его в нулевое состояние, тем самым на выходе 26 устанавливается низкий уровень сигнала, что запрещает поступление очередного запроса цд обращение к устройству, Через время задержки элемента 55 на выходах 21 и 22 формируются импульсы, по которым происходит считывание прямого кода информации из накопителя 1 в регистры 3 и 4, Через время задержки элемента 56 на выходах 18 и 20 формируются импульсы, по которым информация инверсных выходов регистра 3 через коммутатор 7 записывается в данную ячейку накопителя 1, Через время задержки элемента 57 цд выходе 2 Формируется импульс, по которому происходит считывание обратного кода из накопителя 1 и запись его в регистр 4, на выходе которого Формируется сумма по модулю два прочитанных прямого и обратного кодов информации из накопителя 1, Через время35 формула изобретенияЗапоминающее устройство с самоконтролем, содержащее накопитель, с первого по четвертый регистры числа, регистр адреса, блок управления и коммутатор, информационные" входы первой группы которого подключены к инверсным выходам первого регистра числа,задержки элемента 58 на выходе 63элемента И 45 формируется импульс,который поступает на ныход 23 блока8 и разрешает выдачу на выходы 66566, 67 -67 кода, управляющегосдвигом в регистре О. Причем, н случае отсутствия отказавших разрядовв данной ячейке накопителя 1, т.е.если содержимое регистра 4 ХХХэХ 4,Х 1111, то управляющий сдви( ( ( г (гом код ранен П С,П С П С 1П ,С ; -101010,10 и информация с прямых выходов регистра 3 через регистр1 О без изменений передается в регистр 5 и на выходы 12 устройства,Если обнаружен отказавший разряд вячейке накопителя 1, например третий,то выправляющий сдвигом код равенП С П С П СэП С =1010010 202 д э .эфи ( е- 1)и информация через регистр 10 в регистр 5 передается без изменений, например первый и нторой разряды, а счетвертого по и разряды сдвигаютсяна один разряд влево, При этом значение п-разряда принудительно устанавливается в "0",Импульс с выхода 63 также поступает через элемент ИЛИ 29 на выход 20,Под воздействием импульсов на выходах 20 и 23 информация с прямых выходов регистра 3 через коммутатор 7записывается в накопитель 1, т,е, .производится восстановление прямогокода в ячейке накопителя 1,Через время задержки элемента 60импульс с выхода 63 элемента И 45поступает на вход триггера 28 и переключает его в единичное состояние,при этом на выходе 26 формируется 40сигнал высокого уровня, т,е, устройство готово обслуживать очереднойзапрос на обрашение к нему,Следует отметить, что в предлагаемом устройстве не используются в процессе самоконтроля ячейки накопителя1 в качестве резервных ячеек, а также дополнительные маркерные разряды,что позволяет увеличить информационную емкость устройства, 50 разрядные входы которого янляютсяинформационными входами устройства,адресными входами которого являютсяразрядные входы регистра адреса, причем выходы накопителя соединены сразрядными входами второго регистрачисла, выходы с первого по четвертыйблока управления подключены соответственно к управляющему входу первогорегистра числа, к первому, второмуи третьему управляющим нходам коммутатора, пятый выход блока управленияподключен к входу сброса третьегорегистра числа и входу управления регистра адреса, шестой выход блокауправления соединен с входом записинакопителя, выход чтения которого ивход разрешения приема информациитретьего регистра числа соединены сседьмым выходом блока управления,восьмой выход которого подключен квходу упранления второго регистрачисла, о т л и ч а ю щ е е с я тем,что, с целью увеличения информационной емкости и упрощения устройства,н него введены первый и второй регис(ры поразрядного сдвига, причеминформационные входы и выходы первого регистра поразрядного сдвига подключены соответственно к прямым выходам первого регистра числа и к информационным входам второй группыкоммутатора, выходы которого соединены с информационными входами накопителя, информационные выходы которогоподключены к информационным входамтретьего регистра числа, выходы которого подключены к входам сигналОвкода ошибки блока управления, девятыйвыход которого соединен с управляющим входом четвертого регистра числаи четвертым управляющим входом коммутатора, информационные входы третьей и четвертой групп которого подключены соответственно к прямым и инверсным выходам второго регистра числа, прямые выходы которого подключены к информационным входам второгорегистра поразрядного сдвига, выходыкоторого соединены с информационнымивходами четвертого регистра, числа,выходы которого являются информационными выходами устройства, входы управления сдвигом первого регистра поразрядного сдвига подключены к ныходам первой группы блока управления,выходы второй группы которого соединены с входами управления сдвигом1399823 8мов рабо 1 ы и десятый выход блока управления являютСя соответственно вховторого регистра поразрядного сдвига, адресные входы накопителя подклюцены к выходам регистра адреса, первый и второй входы установки режи 20 Ф 7 ЮЮ 1.й л 4 оставитель Т, Зайцеваехред Л.Олийнык Корректо илипенк ор В, Ковтун Заказ 2673 53 Тираж 590 ВНИИПИ Государственного к по делам изобретений и 13035, Москва, Ж, Раушскодписно омитета СССРоткрытий 4/ н риятие, г роектна одф Производственно-полиграфическое дом записи, входом чтения и выходомразрешения обращения устройства.