Устройство для распределения заявок по процессорам

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИ спуБлин 6 Г 9/46 4(5 ПИСАНИЕ ИЗОБРЕТЕН ТЕЛ Н АВТОРСКОМ(21) 3670147/ (22) 30. 11, 83 (46) 23,04,85 (72) А.И.Заяц и В.П.Невский (53) 681,325,( (56) 1. Автор У 629538, кл.2, Авторск У 866560, кл. (прототип),Бюл. У 15С.О.Малецк 88,8)кое свидетельство ССС 06 Р 9/00, 1977.е свидетельство СССРС 06 Р 9/46, 1981 при ветстве госуддрственнцй комитет сссрПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.(54)(57) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЗАЯВОК ПО ПРОЦЕССОРАИ, содержащ группу регистров хранения, регистр готовности, группу элементов И, бло управления, первую группу блоков элементов И, регистр сдвига, первую группу элементоа ИЛИ, элемент ИЛИ, элемент И, группа информационных входов первого регистра хранения группы является группой входов заявок устройства, управляющий вход каждого из регистров хранения группы соединен с выходом одноименного элемента И группы, блок управления содержит два элемента ИЛИ и первый элемент И, группа выходов регистра готовности соединена с входами первого элемента ИЛИ блока управления, каждый выход регистра готовности соединен с первым входом одноименно го блока элементов И первой группы, вторые входы блоков элементов И первой группы соединены с входами алемента ИЛИ и с выходами регистра сдвига, выход элемента ИЛИ соединен с первым входом первого элемента И блока управления, первый и второй входы элемента. И соединены.соотнно с выходами элемента ИЛИ и с первым выходом группы выходов регистра сдвига, выход первого эле 1 мента И блока управления соединен с входом управления сдвигом регистра сдвига, тактовый вход которого соединен с выходом элемента И, группа выходов каждого блока элементов И первой группы соединена с группой входов одноименного элемента ИЛИ первой. группы и с соответствующей группой выходов устройства, первая группа сигнальных входов устройства соединена с группой информационных входов регистра готовности, группа входов сброса которого соединена с выходами элементов ИЛИ первой группы и с группой входов сброса регистра сдвига, о т л и ч а ю щ ее с я тем, что, с целью расаирения функциональных воэможностей устройства за счет обслуживания заявки отказе процессора в.ходе рещения задачи, в устройство введены вторая и третья группы блоков элементов И, вторая и третья группы элементов ИЛИ, а в блок управления - две группы элементов И, группа элементов ИЛИ, два элемента НЕ, второй и третий элементы И, причем вторая группа сиг-: нальных входов .устройства соединена с первым входом одноименного элемента, И первой группы блока управления, выходы элементов И первой группы блока управления соединены с входами второго элемента ИЛИ .блока управления и с первыми входами одноименных элементов ИЛИ группы блока управления,вторые входы элементов ИЛИ группы блока управления соединены с выходами одноименных элементов И второй группы блокауправления, первые входы элементов И1151965 второй группы блока управления соединены с одноименными входами первого элемента ИЛИ блока управления, вторыевходы элементов И второй группыблока управления соединены с выходомпервого элемента НЕ блока управления,выход первого элемента ИЛИ блокауправления соединен с вторым входомпервого и с первым входом второгоэлементов И блока управления, второйвход второго элемента И и вторые входы элементов И первой группы блокауправления соединены с выходом второго элемента НЕ блока управления,вход которого соединен с первым входом первого элемента И блока управления, выход второго элемента ИЛИблока управления соединен с первымвходом третьего элемента И блокауправления, второй вход которогосоединен с выходом первого элементаИ блока управления, выход второгоэлемента ИЛИ блока управления соединен с входом первого элемента НЕблока управления, выход каждогоэлемента ИЛИ группы блока управлениясоединен с входом одноименного блокаэлементов И второй группы, 1-й( = 1. . .и, где и - число заявок) Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах.Известно устройство для раснределения заданий процессорам, содержащеерегистр готовности процессоров, соединенный с входами групп элементов И и бло-:ка управления, первый вход которогоподключен к управляющему входу реги Остра сдвига, при этом регистр сдвигачерез группы элементов И подключен квходам процессоров, а через процессоры и элементы ИЛИ - к регистру готовности и .соответственно к входам сбора регистра, выходы которого через элемент ИЛИ подключены к управляющему входу блока управления Я .Недостатками этого устройства являются высокая вероятность потери 20заявки на. решение задачи, вызваннаяотказом устройства от выполнения выход регистра готовности соединен с.первым входом 1-го элемента И группы;и с вторым входом д-го блока элементов И третьей группы, выход второгоэлемента И блока управления соединен .с вторыми входами элементов И группы,выход третьего элемента И блокауправления соединен с входом первогоэлемента ИЛИ второй группы, одноименные выходы групп выходов 1-х блоков.элементов И третьей группы соединеныс группами входов ь-х элементов ИЛИвторой группы, выходы элементов ИЛИвторой группы соединены с группой информационных входов регистра сдвига,одноименные выходы .группы вьпсодовблоков элементов И второй группы соединены с группами входов одноименныхэлементов ИЛИ третьей груйпы, выходыэлементов ИЛИ третьей группы соединены с группами входов элементов Ипервой группы, первая группа выходовкаждого регистра хранения группысоединена с группой входов одноименного блока элементов И второй группывторая хруппа выходов каждого регист.ра хранения группы соединена с групПой входов одноименнОго блока элементов И третьей группы./ задания, если число свободных процес соров меньше количества потребных, а также ограниченные функциональные возможности, проявляющиеся в невозможности организации очереди заданий,Наиболее близким к предлагаемому по технической сущности и достигаемо му результату является устройство для распределения заявок по процессорам, содержащее регистр готовности процессоров, соединенный с входами группы блоков элементов И н блока управления, первый выход которого подключен.к управляющему входу регистра сдвига, информационные входы которого подключены к второй группе выходов последнего из группы последовательно соединенных регистров хранения, управляющие входы которых соединены с выходами элементов И группы, вход каждого иэ которых соединен с выходом последующего, авхОд последнего соединен с вторым выходом блока управления, первая группа выходов последнего регистра хранения соединена с группой блоков элементов И, через которые регистр сдви га подключен к входам процессоров, а через процессоры и элементы ИЛИ группы - к регистру готовности и к выходам сброса регистра сдвига, выходы которого через элемент ИЛИ подключены к управляющему входу блока управления, входам элементов И группы, элемента И, выход которого соединен с входом сдвига регистра 2 .Недостатком известного устройства является невыполнение задачи при выходе из строя хотя бы одного из назначенных процессоров в ходе ее решения.Цель изобретения - расширение функциональных возможностей устройства за счет обслуживания заявки при отказе процессора в ходе решения задачи.Поставленная цель достигается тем, что в уСтройство для. распределения заявок по процессорам, содержащее группу регистров хранения, регистр готовности, группу элементов И, блок управления, первую группу 30 блоков элементов И, регистр сдвига, первую группу элементов ИЛИ; эле" мент ИЛИ, элемент И, группа информационных входов первого регистра хранения группы является группой входов 33 заявок устройства, .управляющий вход каждого из регистров хранения группы соединен с выходом одноименного элемента И группы, блок управления содержит два элемента ИЛИ и первый 40 элемент И, группа выходов регистра готовности соединена с входами первого элемента ИЛИ блока управления, каждый выход регистра готовности соединен с первым входом однотщен ного блока элементов И первой груйпы, вторые входы блоков элементов И первой группы соединены с входами элемента ИЛИ и с выходами. регистра сдвига, выход элемента ИЛИ соединен 50 с первым входом первого элемента И блока управления, первый и второй входы элемента И соединены соответственно с выходами элемента ИПИ и с первым выходом группы выходов 55 регистра сдвига, выход первого элемента И блока управления соединен с входом управления сдвигом регистра сдвига, тактовый вход кото-рого соединен с выходом элемента И,группа выходов каждого блока элементов И первой группы соединена с группой входов одноименного элемента ИЛИпервой группы и с соответствующей группой выходов устройства, первая группа сигнальных входов устройства соединена с группой информационных входов регистра готовности, группа входов сброса которого соединена с выходами элементов ИЛИ первой группы и с группой входов сброса регистра сдвига, введены вторая и третья группы блоков элементов И, вторая и третья группы элементов ИЛИ, а в блок управления - две группы элементов И, группа элементов ИЛИ, два элемента НЕ, второй и третий элементы И, причем вторая группа сигнальных входовустройства соединена с первым входом одноименного элемента И первой группы блока управления, выходы элементов И первой группы блока управления соединены с входами второго элементаИЛИ блока управления и с первымивходами одноименных элементов ИЛИгруппы блока управления, вторыевходы элементов ИЛИ группы блокауправления соединены с выходамиодноименных элементов И второй группыблока управления, первые входы элементов И второй группы блока управления соединены с одноименными входамипервого элемента ИЛИ.блока управления, вторые входы элементов И второй группы блока управления соединены с выходом первого элемента НЕ блокауправления, выход первого элемента ИЛИ блока управления соединен с вторым входом первого и с первым входомвторого элементов И блока управления, второй вход второго элемента И и вторые входы элементов И,первой группыблока управления соединены с выходом второго элемента НЕ блока управления,вход которого соединен с первымвходом первого элемента И блока управления, выход второго элемента ИЛИблока управления соединен с первымвходом третьего элемента И блокауправления, второй вход которого соединен с выходом первого элемента И блока управления, выход второго элемента ИЛИ блока управления соединенс входом первого элемента НЕ блокауправления, выход каждого элементаИЛИ группы блока управления соединенс входом одноименного блока элементовИ второй группы, -й (д = 1 -а, гдеи - число заявок) выход регистраготовности соединен с первым входом-го элемента И группы и с вторым 5входом -го блока элементов И третьейгруппы, выход второго элемента Иблока управления соединен с вторымивходами элементов И группы, выходтретьего элемента И блока управления10соединен с входом первого элементаИЛИ второй группы, одноименные выходыгрупп выходов -х блоков элементов Итретьей группы соединены с группамивходов 1-х элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с группой информационныхвходов регистра сдвига, одноименныевыводы группы выходов блока элементов И второй группы соединены с группами входов одноименных элементов ИЛИтретьей группы, выходы элементов ИЛИтретьей группы соединены с группамивходов блоков элементов И первой25группы, первая группа выходов каждогорегистра хранения группы соединена сгруппой входов одноименного блокаэлементов И второй группы, втораягруппа выходов каждого регистра хранения группы соединена с группойвходов одноименного блока элементов Итретьей группы.На фиг. 1 представлена структурнаясхема предлагаемого устройства; нафиг, 2 - структурная схема блока 35управления,Устройство содержит группу входов1 заявок устройства, группу регистров2 хранения, группу элементов И 3,группу блоков элементов И 4 группу фблоков элементов И 5, группу элементов ИЛИ 6, группу элементов ИЛИ 7,регистр 8 сдвига, элемент ИЛИ 9элемент И 10, группу блоков элементовИ 11, группу элементов ИЛИ 12, группу"эпроцессоров 13, регистр 14 готовности,блок 15 управления. Блок 15 управления содержит элементы ИЛИ 16 и 17, элементы НЕ 18 и 19 Ж элементы И 20-22, группу элементов И 23, группу элементов И 24, группу элементов ИЛИ 25, вход 26, выход 27 элемента И 21, выход 28 элемента И 22 выход 29 элемента И 20, выходы 30 5 элементов ИЛИ 25, входы 31 элемента ИЛИ 16, группа сигнальных входов 32 устройства,Устройство работает следующимобразом.На группу входов 1 устройства поступают заявки на решение задачи,которые вырабатываются планирующейсистемой. Заявка содержит код номеразадачи, которую надо решить, и кодпотребного для решения числа процессоров. Код числа процессоров представляется в виде соответствующегочисла разрядных единиц,Первая заявка первоначально поступает на все регистры 2 хранения,а затем по сигналам блока 15 управления через вторую группу блоков элементов И 4 и вторую группу элементов ИЛИ бкод номера задачи поступает на групповые входы блоков элемента И 11 первойгруппы, а код потребного числапроцессоров через третью группу блоков элементов И 5 и третью группуэлементов ИЛИ 7 переписывается нарегистр 8 сдвига, На выходах блоковэлементов И 11 номер задачи будеттолько в том случае, если соответствующий процессор 13 группы свободен, о чем сигнализирует единица всоответствующем разряде регистра 14,и если данный процессор 14 группытребуется для решения задачи, о чемсигнализирует единица в соответствующем разряде регистра 8 сдвига.Код номера задачи передается впроцессоры 13 группы для исполнения,а через первую группу элементовИЛИ 12 обнуляет соответствующие разряды регистра 14 и регистра 8 сдвига,При наличии свободных процессоров13 группы единичный сигнал с выхода29 блока 15 управления обеспечиваетприем очередной заявки в соответствующие регистры 2 хранения. Распределение процессоров для этой заявки производится аналогичным образом.Если число назначенных процессоров меньше требуемого числа, не всеразряды регистра. 8 сдвига обнулены,единичный сигнал с выхода элементаИЛИ 9 открывает элемент И 10 и разрешает блоку 15 управления с выхода27 подать на регистр 8 сдвига очередной импульс, сдвигающий его содер"жимое иа один разряд. Процесс циклического сдвига продолжается до техпор, пока не будет назначено требуемое число процессоров. В этом слу- .чае нулевой сигнал с выхода элементаИЛИ 9 закрывает цепь циклического сдвига и сообщает блоку 15 управления о завершении обслуживания заявки который обеспечивает прием очередной заявки при наличии свободных процессоров,Если же в ходе решения задачи откажет какой-либо из назначенных процессоров, на соответствующем входе из группы входов 32 блока 15 управления присутствует единичный сигнал, который после окончательного распределения текущей заявки по процессорам обеспечит формирование единичного сигнала на соответствующем выходе из группы выходов ЗО, Этот .сигнал позволяет передать код номера задачи, решением которой был занят отказывающий процессор, с соответствующего регистра 2 хранения через соответствующий блок элементов И 4 второй группы и вторую группу элементов ИЛИ 6 на групповые входыблоков элементов И 11. Единичныйсигнал с выхода 28 блока 15 управления позволяет записать единицу5 в младший разряд регисчра 8 сдвига.Затем единичный сигнал с выхода элемента ИЛИ 9 разрешает блоку 15 управления подать на регистр 8 сдвигаимпульс, обеспечивающий сдвиг, Нро цесс циклического сдвига продолжается до тех пор, пока взамен отказавшего не назначен свободный процессор,В случае, если происходит отказназначенного процессора до завершенияобслуживания текущей заявки, переназначение процессора происходит послезавершения обслуживания текущей заявки. М Применение изобретения позволяет расширить функциональные возможности устройства,1151965 Составитель И. КудряшТехред Т,Фанта ректо аид дакт Подпис каэ 2325/3 ир ВНИИПИ Государственного комитета СССР но делам изобретений и открытий 113035, Иосква Ж, Раушская наб., д, 4/5