Цифровой фазовый детектор

(19) (11) 1149394 А 4(51) Н 03 К 9 04 ФЕЯМ "Р п% Ж.ЯЖЗс ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) (57) ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР, содержащий последовательно соединенные цифроаналоговый преобразователь,фильтр нижних частот и импульсно-фазовыйдетектор, выход которого является выходомдетектора, а также первый накапливающийсумматор, первый вход которого являетсяпервым входом, а пе рвы й кодов ый вход -первым информационным входом детектора,отличающийся тем, что, с целью повышениядинамической точности детектирования, внего введены последовательно соединенныефазорасщепитель и КЬ-триггер, а также второй накапливающий сумматор и блок деления, входы делителя и делимого которого подключены соответственно к первому и второму информационным входам устройства, а выход частного и выход остатка - соответственно к кодовому входу второго накапливающего сумматора и к второму кодовому входу первого накапливающего сумматора, выход импульсов переполнения которого соединен с входом переноса второго накапливающего сумматора, выход которого подключен к входу цифроаналогового преобразователя, вход старшего разряда которого соединен с выходом КЬ-триггера, 5-вход которого подключен к выходу переполнения второго накапливающего сумматора, тактовый вход которого соединен с тактовым входом блока деления и .первым входом детектора, причем вход фазорасщепителя соединен с вторым входом детектора, а выход задержанных импульсов - с входом управления детектора.Изобретение относится к радиотехнике,а именно к устройствам цифрового фазовогодетектирования импульсных последовательностей на неравных частотах, и можетбыть использовано для детектирования радиосигналов с угловой модуляцией, формирования сетки стабильных частот в приемопередающей и измерительной аппаратуре и вряде других случаев,Наиболее близким к изобретению по технической сущности является устройство цифрового фазового детектирования на неравных частотах, содержащее последовательносоединенные накапливающий сумматор,цифроа нал оговый преоб разов ател ь (ЦАП),фильтр нижних частот и импульсно-фазовый детектор 1.Недостатком известного устройства является наличие помех дробности, снижающих динамическую точность детектирования.Целью изобретения является повышение динамической точности детектирования,Поставленная цель достигается тем, чтов цифровой фазовый детектор, содержащий последовательно соединенные цифроаналоговый преобразователь, фильтр нижних частот и импульсно-фазовый детектор, выход которого является выходом детектора, - а также первый накапливающийсумматор, первый вход которого являетсяпервым входом, а первый кодовый вход -первым информационным входом детектора,введены последовательно соединенные фазорасщепитель и КЬ-триггер, а также второйнакапливающий сумматор и блок деления,входы делителя и делимого которого подключены соответственно к первому и второму информационным входам устройства, авыход частного и выход остатка - соответственно к кодовому входу второго накапливающего сумматора и к второму кодовомувходу первого накапливающего сумматора,выход импульсов переполнения которого соединен с входом переноса второго накапливающего сумматора, выход которого подключен к входу цифроаналогового преобразователя, вход старшего разряда которогосоединен с выходом КЯ-триггера, Я-вход которого подключен к выходу переполнениявторого накапливающего сумматора,тактовый вход которого соединен с тактовым входом блока деления и первым входом детектора, причем вход фазорасщепителя соединен с вторым входом детектора,а выход задержанных импульсов - с входом управления детектора. На фиг, 1 приведена структурная схема предлагаемого цифрового фазового детектора; на фиг. 2 - импульсная диаграмма его работы; на фиг. 3 - импульсная диаграмма известного устройства; на фиг. 4 пример выполнения второго накапливающего сумматора и фазорасщепителя,5 10 15 20 25 30 35 40 45 50 55 Цифровой фазовый детектор содержит последовательно соединенные цифроаналоговый преобразователь (ЦАП) 1, фильтр 2 нижних частот и импульсно-фазовый детектор 3, выход которого является выходом детектора, а также первый накапливающий сумматор 4, первый вход которого является первым входом, а первый кодовый вход - первым информационным входом детектора, последовательно соединенные фазовращатель 5 и КЬ-триггер 6, а также второй накапливающий сумматор 7 и блок 8 деления, входы делителя и делимого которого подключены соответственно к первому и второму информационным входам устройства, а выход частного и выход остатка - соответственно к кодовому входу второго накапливающего сумматора 7 и к второму кодовому входу первого накапливающего сумматора 4, выход импульсов переполнения которого соединен с входом переноса второго накапливающего сумматора 7, выход которого подключен к входу ЦАП 1, вход старшего разряда которого соединен с выходом КЯ-триггера 6, Ь-вход которого подключен к выходу переполнения второго накапливающего сумматора 7, тактовый вход которого соединен с тактовым входом блока 8 деления и первым входом детектора, причем вход фазорасщепителя 5 является вторым входом устройства, а выход задержанных импульсов соединен с входом управления детектора 3,Устройство работает следующим образом.Блок 8. деления, а также первый и второй накапливающие сумматоры 4 и 7 тактируются импульсами последовательности бу(1) с большей частотой 14. Блок деления вырабатывает целую хо (частное) и дробную Лх (остаток) части дроби 6 ц/а, где ц=2"- емкость и-разрядного двоичного сумматора 7, а числа а и Ь связаны с частотами 1 у и 1 сравниваемых последовательностей соотношением а 1 в=Ыя .На кодовые входы блока 8 поступают соответствующие значения делимого и делителя. Последний используется также для управления емкостью первого накапливающего сумматора 4 и подается на его первый кодовый вход, Частное хо и остаток Ьх поступают соответственно на кодовый вход второго 7 и на второй вход первого 4 накапливающих сумматоров. При заполнении первого сумматора 4 единица в виде импульса переноса переходит во второй сумматор 7, Оба сумматора, таким образом, выполняют роль единого накапливающего сумматора, входное число которого равнох=Ь ц/а =хо+Ьх/а.Импульсы переполнения бр(1) сумматора 7 воздействуют по 8-входу на КЗ-триггер 6, на К-вход которого поступают импульсы последовательности бв(1) с меньшей частотой 1 в. Импульсы переключений ц (1)КЬ-триггера 6 поступают на вход старшего разряда ЦАП 1. Входы остальных разрядов ЦАП 1 подключаются к выходу второго накапливающего сумматора 7, формирующего функцию х(1), дискретно изменяющуюся на величину хю с тактовой частотой.При этом старший разряд сумматора 7 подключается к второму от старшего разряду ЦАП 1. Этим достигается весовое соответствие процессов х(1) и ц(1), необходимое для полной компенсации помех дробности.Полярность включения триггера 6 выбирается такой, чтобы триггер в момент переполнения сумматора 7 создавал на выходе ЦАП 1 перепад аналоговой величины, противоположный по знаку перепаду, получаемому за счет указанных переполнений.Сумма с)(1) =х(1)+о(1) преобразовывается с помощью ЦАП в аналоговый эквивалент б(1) (фиг. 2), содержащий две регулярные пилообразные составляющие - высокочастотную (щ(1) с частотой 1 я, подавляемую фильтром 2, и низкочастотную бв(1), проходящую через фильтр в искаженном виде бв(1) на.линейный (коммутируемый) вход импульсно-фазового детектора 3. В импульсно-фазовом детекторе производятся выборки и запоминание значений 6(1) в моменты поступления на его импульсный (коммутирующий) вход импульсов бв(12), сдвинутых на времяотносительно импульсов Бь (1), поступающих на К-вход триггера 6. Сдвиг импульсов по времени осуществляется с помощью фазорасщепителя 5 и необходим для обеспечения работы импульсно-фазового детектора на участках статической характеристики, достаточно удаленных от областей разрыва.Поскольку функция бк (1) периодическая, искажения ее в фильтре 2 (бв(1), фиг. 2) не приводят к появлению помех дробности, и выходной сигнал 11(1) детектора представляет собой постоянную составляющую 13 о, зависящую от разности фаз входных импульсных последовательностей бд (1) и бв(1) .Таким образом, из сравнения диаграмм (фиг, 2 и фиг. 3) следует, что помеха дробности, возникающая в известном устройстве за счет искажений сигнала в фильтре, принципиально исключается в предлагаемом устройстве, благодаря чему существенно повышается динамическая точность детектирования.На фиг. 2 и 3 выбраны следующие значения параметров: а=8; Ь=З; ц=8; х= =цЬ/а=хо=3; Лх=О. Масштабный множитель при переводе цифровых величин в аналоговые выбран равным единице (например, ординату хю и соответствующую ей ординату Хо).10 Число разрядов п ЦАП 1, а следовательно, и второго накапливающего сумматора 7 выбирается, исходя из требований к подавлению помех дробности, возникающих за счет нециклического характера переносов из первого сумматора во второй. Подавление помех растет пропорционально емкости 1, и выбором достаточно большого значения ц долю нецикличности, вносимой переполнениями первого накапливающего сумматора 4, можно свести к пренебрежимо малой величине. Поэтому работа указанного сумматора не отражена (Ьх=О) на фиг. 2.Тактовый вход блока 8 деления можетотсутствовать, например, при выполнении его на элементах комбинационной логики.Делимое ц Ь на входе этого блока фактически представляет собой число Ь, подаваемое со сдвигом на п разрядов в сторону старшего.На фиг. 4 а приведен пример выполнениянакапливающего сумматора 7. Он состоит из сумматора С и регистра Р, включенных последовательно и охваченных цепью положительной обратной связи. Для получения импульсов бр(1), управляющих ЙЯ-триггером 6, используется одновибратор, построенный на КЯР-триггере Т.На фиг. 4 б приведен пример выполнения фазорасщепителя 5. На вход счетного триггера Т поступают импульсы 8(1) с частотой следования 21 в. Четные импульсы проходят на выход одного из элементов 13или У, а нечетные - на выход другого 40 из них, образуя последовательности импульсов соответственно фв(1) и 6(1-(-Т/) с равными частотами 1, сдвинутые на полтакта друг относительно друга. Элементы задержки Й служат для устранения неопределенности в срабатывании элементов У во время переходного процесса в триггере Т.Составитель Техред И. ВеТираж 872дарственного изобретений Ж - 35, Рауш нтэ, г. Ужгор С. Клевцоврес Корректор А. ЗимокосоПодписноекомитета СССРи открытийская наб., д. 4/5од, ул. Проектная, 4