Устройство для регистрации режимов работы двигателя

(21) (22) (46) (72) (53) 3617301/24-2407.07.8307.10.84. БюлБ.И.Цымбал681.178(088.8 3 енераделитель частоты тор импульсов, в нен с первым вход первый выход котпервому входу дел является первым низации, общая ши на с вторым вход четчик о соедиателя,чен кты и о мод ом еключ д клю рого частм бло т синхро единекод тания м перекл тел втор перв вход го с выход омуоторотчика у входуделителя чика их втоты выхо ом ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ И МУ СВИДЕТЕЛЬСТ(56) 1. Авторское свидетельство СССУ 442498, кл. С 07 С 3/10, 1974.2. Патент США Р 4114450,кл. С 01 0 1/14, 1978 (прототип) .(54)(57) 1. УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ РЕЖИМОВ РАБОТЫ ДВИГАТЕЛЯ, содержащее датчики, аналого-цифровой преобразователь, коммутаторы, блок синхронизации, блок памяти, выход которого соединен с первым входом блока вывода информации, элементы И и регистр, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, в него введены аналого-цифровые преобразователи и по числу датчиков цифровые анализаторы уровня сигнала, блоки элементов ИЛИ,элемент ИЛИ, сумматор и дешифратор, первый выход которого соединен с первыми входами цифровых анализаторов уровня сигнала и аналого-цифровых преобразователей, к вторым входам которых подключен первый выход блока синхронизации, выходы датчиков соединены с третьими входами соответст.вующих аналого-цифровых преобразователей, выходы которых подключенык третьим входам соответствующих цифровых анализаторов уровня сигнала, выходы которых через первый блок элементов ИЛИ соединены с входами коммутаторов, выходы которых подключены к первым входам второго блока элементов ИЛИ, выход которого соединен с первым входом блока памяти,выход которого через сумматор подключен к первым входам элементов. И,выходы которых соединены с первымвходом регистра, выход которого подключен к второму входу блока памяти,с третьим входом которого соединенвторой выход дешифратора, третийвыход которого подключен к вторым.входам элементов И, первый выходблока вывода информации соединен спервым входом элемента ИЛИ, выходкоторого подключен к четвертому входу блока памяти, четвертый и пятыйвыходы дешифратора соединены с вторыми входами соответственно элемента ИЛИ и регистра, второй выход блока вывода информации подключен квторым входам второго блока элементов ИЛИ, второй выход блока синхронизации соединен с входом дешифратора и с управляющими входами коммутаторов. 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок си хронизации содержит переключатель выход которого подключе инеи с вторым входом оторого является вторымка синхронизации.1117 б 70 3. Устройство по п. 1, о т л и - ч а ю. щ е е с я тем, что цифровой анализатор уровня сигнала содержит элемент И, элемент сравнения, шифратор, дешифратор и счетчик, выход которого через последовательно соеди. ненные дешифратор и шифратор подключен к первому входу элемента сравнения, второй вход которого является третьим входом цифрового анализатора Изобретение относится к областирегистрации режимов работы машинс переменными параметрами и можетбыть использовано, например, длямногоканальной регистрации и получения статистической информации о многопараметровом взаимном распределении режимов работы двигателя внутреннего сгорания во времени при испытании и эксплуатации его .на наземных транспортных машинах,Известно устройство для учета времени работы двигателя при эксплуатации и испытаниях его в наземныхтранспортных машинах, содержащее 15датчики измеряемых параметров, представляющие собой частотные датчикискоростного и нагрузочного режимов,подключенные через преобразователив виде счетчиков импульсов и дешифраторы к блоку памяти, представляющемублок счетчиков времени 1).Однако это устройство не обеспечивает многоканальную регистрацию иполучение статистической информации 25о многопараметровом взаимном распределении режимов работы двигателя вовремени,Наиболее близким к изобретению по технической сущности является устройство для регистрации режимов рабо-. ты двигателя, содержащее датчики аналого-цифровой преобразователь, коммутаторы, блок синхронизации, блок. памяти, выход которого соединен с35 йервым входом блока вывода информации, элементы И, регистр, комнараторы, блок контроля и усилители 2 .Известное устройство не обеспечи 40 вает получение статистической инфоруровня сигнала, первым входом которого являются первые входы счетчика иэлемента И, выход которого соединенс вторым входом счетчика, выход элемента сравнения подключен к второмувходу элемента И, третий вход которого является вторым входом цифрового анализатора уровня сигнала, выходдешифратора является выходом цифрового анализатора уровня сигнала. мации о взаимном распределении режимов работы двигателя во временипри испытаниях и эксплуатации его наназемных транспортных машинах ввидузанесения информации в отдельныеячейки памяти для каждого уровнякаждого измеряемого параметра. В связи с этим, позволяя решать частныеи независимые задачи по исследованию режимов, это устройство не можетбыть использовано для решения основной задачи - определения распределения режимов в зависимости друг отдруга, а следовательно, и определениядействительной загрузки двигателяпри эксплуатации его в транспортноймашине в условиях неустановившихсярежимов движения. Целью изобретения является повышение точности устройства путем обеспечения многоканальной регистрации и получения статистической информации о многопараметровом взаимном распределении режимов работы двигателя во времени. Поставленная цель достигается тем, что в устройство для регистрации режимов работы двигателя, содержащее датчики, аналого-циФровой пре-ф образователь, коммутаторы, блок синхронизации, блок памяти, выход которого соединен с первым входом блока вывода информации, элементы И и регистр, введены аналого-цифровые преобразователи-и по числу датчиков цифровые анализаторы уровня сигнала, блоки элементов ИЛИ, элемент ИЛИ, сумматор и дешифратор, первый выход которого соединен с первыми входамиКроме того, цифровой анализатор уровня сигнала содержит элемент И, элемент сравнения, шифратор, дешифратор и счетчик, выход которого через последовательно соединенные дешифратор и шифратор подключен 55 цифровых анализаторов уровня сигнала и аналого-цифровых преобразователей, к вторым входам которых подключен первый выход блока синхронизации, выходы датчиков соединены с третьими входами соответствующих аналого-цифровых преобразователей, выходы которых подключены к третьим входам соответствующих цифровых анализаторов уровня сигнала, выходы которых через 1 О первый блок элементов ИЛИ соединены с входами коммутаторов, выходы которых подключены к первым входам второго блока элементов ИЛИ, выход которого соединен с первым входом блока 15 памяти, выход которого через сумматор подключен к первым входам элементов И, выходы которых соединены с пер вым входом регистра, выход которого подключен к второму входу блока памя О ти, с третьим входом которого соединен второй выход дешифратора, третий выход которого поцключен к вторым входам элементов И, первый выход блока вывода информации соединен с 25 первым входом элемента ИЛИ, выход которого подключен к четвертому входу блока памяти, четвертый и пятый выходы дешифратора соединены с вторыми входами соответственно элемента ИЛИ и регистра, второй выход блока вывода информации подключен к вторым входам второго блока элементов ИЛИ, второй выход блока синхронизации соединен с входом дешифратора и с управляющими входами коммутаторов.При этом блок синхронизации содержит переключатель, делитель частоты, счетчик и генератор импульсов, выход которого соединен с первым входом переключателя, первый выход которого подключен к первому входу делителя частоты и является первым выходом блока синхронизации, общая шина питания соединена с вторым входом переключателя, второй выход которого подключен к первому входу счетчика и к второму входу делителя частоты, выход которого объединен с вторым входом счетчика, выходкоторого является вторым выходом блока синхро- низации. к первому входу элемента сравнения, второй вход которого является третьим входом цифрового анализатора уровня сигнала, первым входом которого являются первые входы счетчика и элемента И, выход которого соединен с вторым входом счетчика, выход элемента .сравнения подключен к второму входу элемента И, третий вход которого является вторым входом цифрового анализатора уровня сигнала, выход дешифратора является выходом цифрового анализатора уровня сигнала.На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - блок-схема выполнения цифрового анализатора уровня Сигнала.Устройство содержит датчик 1, аналого-цифровые преобразователи 2, цифровые анализаторы 3 уровня сигнала, первый блок 4 элементов ИЛИ, коммутаторы 5, второй блок 6 элементов ИЛИ, блок 7 памяти, сумматор 8, элементы И 9, регистр 10, блок 11 вывода информации, элемент ИЛИ 12, генератор 13 импульсов, переключатель 14, делитель 15 частоты, счетчик 16, дешифратор 17, шины 18 и 19, блок 20 синхронизации. Цифровой анализатор 3 уровня сигнала содержит элемент 21 сравнения, элемент И 22, шифратор 23, дешифратор 24 и счетчик 25.Входные сигналы, представляющие собой, например, сигналы частотных датчиков скоростного и нагрузочного режимов и сигнал потенциометрического датчика тормозного режима образуют одну из групп измеряемых параметров. Другие группы могут быть образованы сигналами датчиков номера передачи, термо-, вибро-, тензодатчиков, датчиков ускорений, датчиков органов подачи топлива и др.Устройство работает следующим образом.Сигналы датчиков 1 измеряемых параметров поступают на входы аналого-цифровых преобразователей 2, преобразующих аналоговый сигнал в код и работающих в интервале времени, задаваемом блоком 20 синхронизации через дешифратор 17, по командам которого циклично, в определенной последовательности с заданным интервалбм опроса и записи, например40 45 50 55 в данном случае опроса- записи с, осуществляется измерение параметров.С выходов преобразователей 2 сигналы в цифровом виде поступают на анализаторы 3 уровней. С помощью счетчика 25, дешифратора 24 и шифратора 23 устанавливаются границы уровней в цифровом коде, который на элементе 21 сравнения сравнивается с кодом, поступающим с выхода преобразователя 2. До начала сравнения кодов элемент И 22 заперт сигналом дешифратора 17. По окончании измерения параметра на выходе преобразователя 2 устанавливается код, соответствующий измеренному параметру, и поступает на элемент 21 сравнения, с другой стороны на него поступает код, соответствующий границе первого уровня. В начале процесса определения границы уровня измеренного параметра элемент И 22 может оказаться или запертым или открытым. Если значение измеренного параметра, выраженное в коде, меньше кода, соответствующего первой границе, элемент И 22 остается запертым, импульсы генератора 13 на счетчик 25 не поступают, и дешифратор 24 остается в первом состоянии, соответствующем первому уровню. Если значение измеренного параметра, выраженное в коде, больше кода, соответствующего первой границе, элемент И 22 отпирается, и импульсы генератора 13 начинают поступать на счетчик 25, который меняет свои состояния до тех пор, пока не установится код границы уровня, соот ветствующего значению измеренного параметра. В результате этого элемент И 22 запирается и поступление импульсов генератора 13 на счетчик 25 прекращается. На вход блока. 4 поступает единичный код, соответствующий состояниям дешнфратора 24, т.е. уровням измеряемого параметра, которйй и преобразуется в блоке 4 в двоичный код, являющийся составной частью адресного кода используемой ячейки памяти.Полная комбинация адресного кода формируется всеми элементами ИЛИ блока 4, составляющими данную группу, и по команде дешифратора 17 через коммутаторы 5 каналов и блоков 6 поступает на адресные входы блока 7 памяти, Одновременно с сигна 5 1 О 15 20 25 30 35 лами счетчика 16, переключающими коммутаторы 5, с дешифратора 17 на управляющие входы блока 7 поступают сигналы "Запись - считывание" непосредственно и сигналы "Выбор микро. схемы" через элемент ИЛИ 12, а сигналы "Занесение" и "Сброс" поступают на элементы И 9 и регистр 10 соответственно.По командам дешифратора 17 "Считывание" и "Выбор микросхемы" содержимое ячейки памяти, адрес которой установлен в данный момент на адресных входах блока 7, поступает на информационные входы сумматора 8, с выхода которого снимается содержимое ячейки, увеличенное на единицу, так как на входе последовательного переноса установлен признак прибавления единицы младшего разряда. По команде "Занесение" отпираются элементы И 9 и содержимое сумматора 8 заносится в регистр 10. По командам "Запись" и "Выбор микросхемы" содержимое регистра 10 заносится обратно в блок 7 памяти в ту же ячейку. После выполнения названных операций сигналом "Сброс" регистр 10 приводится в исходное состояние, а на выходе дешифратора 17 формируется очередной сигнал, по команде которого с помощью коммутатора 5 к адресным входам блока 7 подключается следующая группа элементов ИЛИ блока 4. Процесс занесения результата измерения в очередную ячейку памяти повторяется. Считывание информации, накопленной в ячейках памяти, осуществляется переводом переключателя 14 в положение "Считывание" из положения "Запись" и с поступлением команды на считывание извне, При поступлении сигналов извне, например от перфоратора, в блоке 1 формируется код адреса ячеек памяти, поступающий через блок 6 на адресные входы блока 7, и одновременно с этим формируется сигнал "Выбор микросхемы", поступающий на его управляющий вход через элемент ИЛИ 12. По этим сигналам информация, накопленная в ячейках памяти, с помощью блока 11 выводится на внешний носитель, например перфоленту. Темп считывания задается внешним регистратором, например ленточным перфоратором. Блок 7 памяти содержит 512 ячеек памяти емкостью 16 бит каждая. Однуиз групп регистрируемыхпараметров составляют, например, параметры скоростного, нагрузочногои тормозного режимов. Для заданногодиапазона измеряемых частот вращениявала скоростного режима в пределах0-108 Гц установлено десять уровнейс неравномерным шагом разбиения.Для зада, нного диапазона измеряемыхчастот вращения вала нагрузочного . Орежима в пределах 50-91,7 гц установлено восемь уровней с неравномерным шагом разбиения. Для заданногодиапазона измеряемого напряженияпостоянного тока датчика тормозного 15режима в пределах 0-24 В установленочетыре уровня с шагом, равным 6 В.Для этой группы параметров отведено320 ячеек памяти , Остальные ячейки распределены между другими 20группами или отдельными параметр ами Предлагаемое устройство для регистрации режимов работы двигателя транспортного средства во времени в отличие от известного режимомера позволяет осуществить многоканальную регистрацию и получить статистическую информацию о многопараметровом взаимном распределении режимовработы двигателя во времени с последующим выводом информации, например с помощью ленточного перфоратора на вычислительную машину, что.обеспечивает более полное и быстрое уточнение режимов загрузки двигателя в эксплуатации, позволяет обосновать выбор наиболее напряженных режимов для проведения прочностных расчетов и уточнить программу длительных стендовых испытаний двигателя, что позво. лит в конечном итоге повысить надежность, экономичность и долговечность транспортного двигателя..г Составитель Г.УсачевРедактор А.Шишкина Техред А,Ач Коррек Тиг Заказ е Филиал ППП "Патент", г,Ужгород, ул.Проектная,224/35 Тираж 507ВНИИПИ Государственного комит,по делам изобретений и13035, Москва, Ж, Раушская на одписноеа СССРкрытийд. 4/5